Микросхема КР580ВМ80А.

Микросхема КР580ВМ80А - функционально законченный однокристальный параллельный 8 разрядный микропроцессор с фиксированной системой команд применяется в качестве центрального процессора в устройствах  обработки   данных   и   управления
Микропроцессор имеет раздельные 16 разрядный   канал     а феса   и   8 разрядный     канал
данных    Канат   адреса   обеспечивает   прямую адресацию     внешней      памяти     объемом    до 65536  байт   256  устройств    ввода  и 256  устройств вывода.
Условное графическое обозначение микросхемы приведено на рис1, назначение выводов в табл 1 структурная схема показана на рис 2.

таблица 1

рис.1

рис.2

Восьмиразрядное арифметико-логическое устройство микропроцессора обеспечивает выполнение арифметических и логических операций над двоичными данными представленными в дополнительном коде а также обработку двоично-десятичных упакованных чисел. В состав блока регистров входят 16 разрядный peгистр адреса команды (IP) 16 разрядный регистр указателя стека (SP), 16 разрядный регистр временного хранения (WZ) 16 разрядная схема инкремента декремента и шесть 8 разрядных регистров общею назначения (В С D E Н L) которые могут использоваться и как три 16 разрядных регистра (ВС    DЕ   HL). Микропроцессор выполняет команды По машинным циклам Число циклов необходимое для выполнения команды зависит от ее типа и может быть от одного то пяти Машинные циклы выполняются по машинным тактам Число тактов в цикле определяете"» котом выполняемой команды и может быть от трех до пяти Длительности такта равна периоду тактовой частоты и при частоте 2 0 МГц составляет 500 нс. В   начале   каждого  машинного   цикла   микропроцессор   вырабатывает   сигнал     синхронизации   который   и   сочетании    с   другими сигналами может  быть использован  для  орга­низации  различных   режимов  работы.

При выполнении команд микропроцессор может переходить в одно из трех состояний: «ожидание», «захват> и «останов:», длительность которых определяется внешними управляющими сигналами.
Сигнал высокого уровня на входе RDY обеспечивает автоматическое выполнение команд программы микропроцессором с частотой тактовых сигналов. Если на выводе RDY установлен сигнал низкого уровня, то микропроцессор переходит в режим «Ожидание» и формирует выходной сигнал W1 высокого уровня.
Сигнал RDY может быть использован для согласования работы микропроцессора с работой медленнодействующих устройств, если длительность их цикла обращения составляет более одного периода тактовой частоты, а также для организации пошагового (по циклам) выполнения команды или покомандного выполнения программы.
При подаче на вход HLD сигнала высокого уровня микропроцессор переходит в состояние «захват» и подтверждает переход в это состояние формированием сигнала высокого уровня на выходе HLDA.
Буферные схемы канала адреса и данных микропроцессора переключаются в высокоомное состояние, а выходные управляющие сигналы в состояние низкого уровня (за исключением сигналов TR и HLDA). Микропроцессор переходит в состояние «Захват» в такте ГЗ, если выполняется цикл чтения и на входе RDY сигнал высокого уровня, и в такте, следующим за ТЗ, если выполняется цикл записи. Сигналы HLD и HLDA позволяют организовать режим прямого доступа к памяти для любого внешнего  устройства,    формирующего   сигнала   HLD.
При выполнении команды HLT микропроцессор переходит в состояние «останов» и переводит буферные схемы канала адреса и данных в высокоомное состояние. Из состояния «останов» микропроцессор выходит при наличии сигнала высокого уровня на одном из его входов:
на входе SR - микропроцессор начинает работать с такта Т\ цикла Ml,
на входе HLD — микропроцессор переходит в состояние «захват», а после перехода сигнала HLD на низкий уровень возвращается в состояние «останов»,
на входе INT — микропроцессор переходит к выполнению цикла прерывания при останове с такта ГI, если команде HLT предшествовала команда Е1 «разрешение прерывания», иначе остается в состоянии «останов».
Сигнал высокого уровня на выводе INT позволяет прерывать выполнение текущей программы и переводить микропроцессор на выполнение подпрограммы обслуживания устройства, выдавшего запрос прерывания При поступлении сигнала INT микропроцессор (после окончания текущей команды) переходит с такта 77 к выполнению машинного цикла «Прерывание» в том случае, если прерывание было разрешено ранее командой EI При выполнении цикла «Прерывание» в такте 77 микропроцессор выдает по шине данных сигнал состояния «Подтверждение прерывания», который используется для разрешения выдачи из внешнего контроллера прерывания (КР580ВН59) на канал данных системы команды и адреса перехода на подпрограмму прерывания По окончании под программы прерывания осуществляют возврат к прерванной программе
Сигнал высокою уровня на входе SR (длительность которого должна быть не менее трех периодов тактовой частоты) устанавливает микропроцессор в исходное состояние триггер разрешения прерывания, триггер захвата, регистр команд, регистр признаков и регистр адреса команды устанавливаются в нулевое состояние После окончания действия сигнала SR микропроцессор производит первое обращение за чтением команды к ячейке памяти по адресу 0000|6
Система команд    микропроцессора    состоит из 78 базовых команд, которые    можно разделить на пять групп команды передачи данных — используются для передачи данных из регистра в регистр, из памяти в регистр   из регистра в память,
арифметические команды —используются для сложения, вычитания, инкремента или декремента содержимого регистров или ячейки памяти,
логические команды И.ИЛИ, исключающее ИЛИ, сравнение, сдвиги,
команды переходов- используются для условных и безусловных переходов, вызова подпрограмм и возврата из них команды управления, ввода/вывода и работы со стеком — используются для управления прерыванием, регистром признаков, ввода и вывода информации
В микропроцессоре КР580ВМ80А принят формат информационного слова, представляющего собой 8 разрядное двоичное слово (байт) Формат информационного слова (данных) D7 — старший разряд слова, Ш—младший разряд Отрицательные числа хранятся в памяти в дополнительном коде
Формат команды зависит от типа операции и может быть одно двух или трехбайтовым Байты двух и трехбайтовых команд должны храниться в ячейках памяти, следующих одна за [ругой Aipe( первого байта всегда является адресом кода операции Формат команд микропроцессора:
Операнды команд могут храниться в программно доступных регистрах микропроцессора или памяти. Для указания операнда в регистре используются регистровая и регистровая неявная адресации, для указания операнда в памяти — непосредственная, прямая, косвенная   регистровая  и  стековая  адресации.
Регистр признаков микропроцессора используется для хранения пяти битов признаков, которые вырабатываются в результате выполнения некоторых операций:
S — бит знака; равен 1, если старший значащий разряд результата операции равен 1 (т. е. результат операции — отрицательное число);
Z — бит нуля; равен 1, если результат операции равен нулю;
АС — бит   вспомогательного   переноса; равен 1, если при выполнении   операции был перенос из третьего   разряда   сумматора в четвертый;
С — бит переноса; равен 1, если при выполнении операции был перенос из седьмого разряда сумматора или заем в седьмой разряд сумматора;
Р — бит четности; равен 1, если число единиц результата операции четное.
Распределение разрядов в регистре признаков:
Обобщенный список машинных команд микропроцессора приведен в табл. 2.

таблица 2