Микропроцессоры серии К1814

Интегральные микросхемы серии К1814, выполненные по р- МДП- технологии, представляют собой однокристальные 4-разрядные микро-ЭВМ, предназначены для построения микропроцессорных систем управления. В серию входят

		микро-ЭВМ предназначена для отладки программ в составе отладочных устройств и для самостоятельного применения в изделиях, производимых в малом количестве, когда разработка однокристального варианта экономически не целесообразна. Условные графические обозначения микросхем ОМ ЭВМ и УМ ЭВМ приведены на рис. 1 и рис. 2 соответственно, функциональное назначение выводов микросхем ОМ ЭВМ показано в табл. 2, УМ ЭВМ в табл. 3.
Рис. 1
	Рис. 2

Электрические параметры и режимы эксплуатации микросхем серии К1814 приведены в табл. 1. Структурная схема ОМ ЭВМ и отличительные особенности УМ ЭВМ приведены на рис. 3, а, б. Микро-ЭВМ построена с разделением шин команд и данных, что позволяет использовать данные и команды независимой разрядности, а также реализовать конвейерный принцип выполнения операции. Четырехразрядная организация достаточна для выполнения большинства контроллерных функций и особенно удобна при использовании двоично-десятичной арифметики.

Разделение шин команд и данных обусловливает аппаратное и программное разделение адресации памяти и ОЗУ данных. Адресное поле 1К. разбито на 16 страниц по 64 байта. Адрес страницы задается 4-разрядным регистром адреса страницы (РА), а 6-разрядный счетчик команд (PC) адресует 64 команды внутри каждой страницы. PC не является последовательным счетчиком. Счет осуществляется по псевдослучайному закону. Изменение порядка выборки команд программы осуществляется командами условного перехода BR, возврата из подпрограммы RETN По командам BR и CALL осуществляется занесение PC 6-разрядного адреса перехода из адресного поля W этих команд. Одновременно в РА загружается 4-разрядный адрес страницы перехода из буферного регистра адреса страницы РВ.
Для реализации длинных ветвлений в РВ перед командами BR или CALL загружают страницы перехода из поля команды LDP Если содержимое РА и РВ одинаково, то происходит короткое ветвление программы (переход на той же странице), если в РА из РВ загружается содержимое новой страницы, то происходит длинное ветвление программы с переходом на другую страницу памяти. В слу­чае команды CALL в регистре возврата из подпрограммы SR запоминается адрес возврата в основную программу, а в РВ запоминается адрес страницы основной программы. По команде RETN происходит возврат в исходную программу; при этом содержимое РВ пересылается в РА, а содержимое SR — в PC. Команды BR и CALL условны по состоянию триггера состояния S и выполняются, если S=l. В противном случае ветвления не происходит и в следующем цикле PC адресует следующую команду программы. Такая структура адресации памяти программ проста в программировании, но не позволяет осуществлять вложение подпрограмм и длинные ветвления в подпрограмме. Структура адресации ОЗУ данных также страничного типа. ОЗУ емкостью 64X4 бит разбито на четыре страницы по 16 4-разрядных слова. Адрес страницы задается 2-разрядным регистром X, адрес слова внутри каждой страницы задается регистром Y. В отличие от регистра X регистр У участвует в операциях АЛУ и является регистром общего назначения (РОН). Изменение содержимого регистра X осуществляется по командам «Загрузить регистр X» (LDX) и «Образовать дополнение содержимого регистра X» (СОMX)
Четырехразрядное АЛУ выполняет операции сложения, вычитания, арифметического и логического сравнения над операциями, поступающими с шины данных через входные мультиплексоры. Результат арифметической операции через выходной селектор в соответствии с микрокомандами отсылается в один из РОН, аккумулятор или регистр Y. Одновременно с арифметическими операциями АЛУ производит сравнение входных величин и выработку признака равенства или неравенства операндов. Результат сравнения (NE) или содержимое разряда переноса (CR) соответствующими микрокомандами могут пересылаться в триггер состояния. Входными операндами АЛУ могут быть выходные коды регистра Y, ОЗУ, мультиплексора данных СДВ, прямой или инверсный код аккумулятора, константа 15. Мультиплексор данных СДВ представляет собой логическую схему, предназначенную для выбора и передачи на шину данных входной информации из порта D, константы С с шины команд или битовой маски для маскирования разрядов при выполнении операций над битами. Пересылки данных в РОН осуществляются через АЛУ путем сложения их с нулями. Базовая система команд (табл.4) содержит 43 команды. Выполняемые операции: пересылка, арифметические, арифметическое и логическое сравнение, поразрядная обработка слов памяти, загрузка констант, ввода/вывода, адресации. Все команды однобайтовые и имеют один из четырех форматов. Декодирование кодов команд и формирование сигналов управления осуществляются дешифратором команд. На выходе дешифратора формируется горизонтальный микрокод, разряды которого инициируют выполнение микрооперации. Часть дешифратора выполнена на базе ПЛМ мощностью в 30 произведений, причем матрица «И» ПЛМ осуществляет непосредственное декодирование кода команды, а матрица «ИЛИ» выполняет функции памяти микропрограмм. Управляющие сигналы, возбуждаемые на выходе ПЛМ, инициируют выполнение комбинаций из 16 программируемых микроопераций. Для обеспечения возможности формирования сложных команд типа «Чтение—операция—запись» выбрана организация выполнения микроопераций, обычная для горизонтального микропрограммирования. Для некоторых операций, связанных с адресацией, вводом и модификацией разрядов, достаточно произвести одну микрооперацию, причем эти микрооперации не используются в совокупности с другими микрооперациями в одном командном цикле. Поэтому с целью экономии микропрограммной ПЛМ формирование сигналов управления для данных операций осуществляется непосредственно на выходе дешифратора  (матрица «И» ПЛМ). Слово состояния программы определяется содержанием триггера признака подпрограммы CL и триггера состояния S. Триггер признака подпрограммы устанавливается командой CALL и определяет занесение адреса возврата в регистр возврата и буфер страницы и блокировку длинных переходов в режиме вызова. Таким образом, длина подпрограммы не может превышать 64 команды. Сброс триггера производится при возвращении в основную программу по команде RETN.

Триггер состояния определяет разрешение передач управления. Содержимое триггера определяется командой, выполненной в предыдущем цикле. В зависимости от команды триггер состояния принимает безусловное значение 1, значение разряда переноса сумматора, либо результата сравнения операндов компаратором. Содержимое триггера состояния через выходной фиксатор состояния SL может быть выведено в выходной регистр Q. Фиксатор состояния может быть модифицирован только командой YNEA.
Микро-ЭВМ имеет раздельные схемы ввода и вывода, позволяющие параллельно вводить входные данные и выводить содержимое двух выходных регистров Q и R на раздельные порты вывода.
Входные данные вводятся в схему через 4-разрядный входной порт D и далее через мультиплексор данных поступают на шину данных. Входная информация из порта D может пересылаться в аккумулятор по команде TDA  или  в АЛУ для  проверки     на  нуль по команде DNEZ, Выходной регистр Q используется для параллельного вывода данных. Запись в регистр Q производится по команде вывода TIQ; при этом содержимое аккумулятора и фиксатора состояния SL пересылается в регистр Q. Для удобства представления выходной информации порта Q, например на 7-сегмеитном индикаторе или другом устройстве отображения информации, в схеме имеется выходной шифратор информации, выполненный на базе ПЛМ мощностью 20 произведений. Матрица «ИЛИ» ПЛМ имеет восемь выходных линий в соответствии с разрядностью порта Q. Программирование выходной ПЛМ производится маской иа стадии изготовления в соответствии с требованиями пользователя. В универсальной микро-ЭВМ выходная ПЛМ кодируется как повторитель. Выходной регистр R имеет 13 индивидуально программируемых ячеек памяти. В одном командном цикле может быть установлена (командой SETR) или сброшена (командой RSTR) только одна ячейка регистра R, адресуемая текущим содержимым регистра  У. Все ячейки регистра R имеют параллельный выход на выводы порта R. Индивидуальное программирование выходных линий порта R позволяет эффективно использовать их для непосредственного управления исполнительными устройствами, стробирования входных и выходных данных, сканирования клавиатуры, дисплея и других применений. Разделение шин команд и данных позволяет организовать двухуровневый конвейер операций, совместив цикл выборки и исполнительный цикл соседних команд. При такой организации время выполнения операций определяется длительностью машинного цикла микро-ЭВМ, а не полного цикла команды. Длительность машинного цикла составляет 6 тактов генератора или 20 мкс на частоте 300 кГц и одинакова для всех команд, что очень удобно при программировании задач реального времени.  Синхронизация  схемы    в   пределах  цикла

Рис. 4

осуществляется пятью фазами, часть которых приведена на рис. 4. Здесь же указаны временные интервалы выполнения различных микроопераций, для команд вывода приведены временные диаграммы. При включении питания специальной схемой производится начальная установка микросхемы в исходное состояние: РА = РВ=15, PC=0, Q = 0, R = 0, CL=0. Поддержка внутренней схемы инициализации при работе с источниками питания, не обеспечивающими крутой фронт нарастания напряжения в микросхеме, обеспечивается по выводу Т путем создания задержки установки уровня нуля на данном выводе внешней емкостью. Разряд емкости при отключении питания производится внешним диодом. Сброс микро-ЭВМ в начальное состояние осуществляется путем установки на выводе Т напряжения высокого уровня на время не менее шести машинных циклов при нулевой информации на входах порта D. Состояние схемы после сброса аналогично состоянию после начальной установки.
Микро-ЭВМ может работать с внешней и внутренней синхронизацией. В первом случае тактовые импульсы подаются на вход С с внешнего генератора, во втором при подключении ЛС- цепи к замкнутым выводам С и G внутренний релаксационный генератор формирует тактовые импульсы с частотой, определяемой параметрами RС-цепи. Типовое значение частоты составляет 300 кГц.
На рис. 5 приведена схема включения однокристальной микро-ЭВМ для реализации простого секундомера. При нажатии на кнопку 1 начинается отсчет времени с отображением на 4-разрядиом индикаторе десятых долей секунды, секунд, десятков секунд и минут. При нажатии на кнопки 2 или 3 происходит остановка счета времени или сброс секундомера соответственно. Для отсчета времени на вход D8 микро-ЭВМ подаются импульсы частотой 50 кГц.
Разряды порта R R0—R3 используются для сканирования клавиатуры и индикатора, причем сигнал высокого уровня на выходах R соответствует разрешению свечения соответствующего разряда индикатора. Предполагается, что выходная ПЛМ закодирована для преобразования содержимого регистра Q в коды семисегментного индикатора так, что нулевому значению регистра Q соответствует 0 на индикаторе, единице соответствует 1 на индикато­ре, и так до девяти. Программа микро-ЭВМ, реализующая     секундомер,     приведена     ниже (табл. 5). В программе используются ячей­ки У=0—5 нулевой страницы ОЗУ данных. Назначение ячеек ОЗУ приведено на рис.6.