Микросхема КМ1801ВМЗ

Микросхема КМ1801ВМЗ— 16-разрядный однокристальный микропроцессор, включающий операционный блок, блок микропрограммного управления, блок прерываний, диспетчер памяти и блок управления системной магистрали.
Отличительной особенностью КМ1801ВМЗ являются большой объем адресуемой памяти, высокое быстродействие и возможность подключения сопроцессора арифметики чисел с плавающей запятой (СППЗ).

Условное графическое обозначение микросхемы приведено на рис. 11.9, назначение выводов— в табл. 11.7, структурная схема показана на рис. 11.10.
Микросхема содержит шесть регистров общего назначения (R0—R5), трн регистра — указателя стека R6 (SP), используемых в режимах операционной системы (KSP), пользователя (USP) и в пультовом режиме (HSP), и регистр R7, который служит также счетчиком команд (PC).

Регистр SPсодержит адрес последней заполненной ячейки стека, a PC— адрес команды, следующей за выполняемой. Программно доступным регистром является также регистр состояния процессора PSW. Информация, содержащаяся в PSW, влияет на режимы выполнения команд и прерываний, определяет режим работы диспетчера памяти:
Регистр PSWдоступен также из процессора по физическому адресу 17777776.
Назначение разрядов регистра PSW:
разряды 0—3 {N, Z, V, С) — признаки знака, нуля, переполнения и переноса, описывающие результат последней выполненной команды;
разряд 4 (Г) — признак режима отладки;
разряды 5, 6, 7 — код приоритета внешних прерываний IRQ(3—0);
разряды 13, 12 —предыдущий режим работы МП;
разряды 15, 14 — текущий режим работы МП (11—режим пользователя, 00 — режим операционной системы).
В микросхеме используются три типа команд безадресные, одноадресные и двухадресные. В безадресных командах код команды содержит только код операции. В кодах одноадресных и двухадресных команд содержится информация, определяющая; выполняемую функцию (код операции); регистры общего назначения, используемые при выборке операндов, метод адресации.
Система команд КМ1801ВМЗ включает команды МП КМ1801ВМ2 и дополнительные команды, которые приведены в табл. 11.8.
Диспетчер памяти обеспечивает:
расширение емкости адресуемой памяти с 64К до 266К или до 4М байт преобразование виртуальных адресов в физические и защиту памяти в системах с разделением времени;
использование различных областей адресов для режима пользователя и режима операционной системы (ОС).
Расширение емкости адресуемой памяти осуществляется преобразованием 16-разрядного виртуального адреса в 18- или 22-разрядный физический адрес. Преобразование выполняется с помощью набора 16 регистров — адресов страниц PARи 16 регистров — описателей страниц PDR

Диспетчер памяти преобразует все адреса автоматически, поэтому пользователь работает в области виртуальных адресов. Область виртуального адреса делится на восемь отдельных страниц. Каждая виртуальная страница имеет свой код защиты. Есть три вида защиты памяти: разрешены запись н чтение, разрешено только чтение, запрещен любой доступ. Все попытки запрещенного доступа вызывают прерывание МП.
Диспетчер памяти обеспечивает три режима работы: ОС, пользователя и пультовый. Для каждого режима работы существует свой набор регистров PAR/PDR.
Регистры PAR/PDRвключают два набора по восемь 27-разрядных регистров PAR/PDRдля режимов ОС н пользователя и четыре 16-разрядных регистра адреса страницы PARHдля обеспечения пультового режима. Физические адреса регистров PAR/PDRприведены в табл. 11.9.
При 18-разрядном физическом адресе базовый адрес страницы в регистре PARсодержится и разрядах 0—11, а при 22-разрядном — с разрядах 0—

15.

Поле PLFопределяет длину страницы в блоках (один блок—32 слова) и позволяет установить ее от 0 до 1778.
Разряд 3 (ED)—направление расширения страницы: при ED = 0 — расширение вверх, при ED=l— расширение вниз. При расширении вверх PLFустанавливается на 1 больше необходимой длины. Прн расширении вниз в PLFзаносится дополнительный код длины страницы.
Поле ACFопределяет тип доступа к странице памяти: 00—недоступна, прерывание при любом обращении; 01—доступна только по чтению, прерывание при попытке записи; 10 — не используется, прерывание при любом обращении; 11 — разрешены чтение и запись.
Разряд 6 (W)—признак записи, указывает, что в страницу произведена запись. Разряд Wочищается автоматически при записи в PARи PDRданной страницы. Установлен этот признак может быть только аппаратно логической схемой управления диспетчера памяти (ДП).
Регистры состояния диспетчера памяти. Диспетчер памяти содержит три регистра состояний: SRO, SR2, SR3. Четвертый регистр состояния SR1 аппаратно не реализован, и при обращении по адресу этого регистра (17777574) всегда считываются нули. В случае нарушения условия защиты памяти процессор немедленно прерывается и переходит к программе обработки прерывания по вектору 250а в области памяти ОС. Регистры состояния SR0 и SR2 служат для анализа возникшего прерывания.
Регистр SR0 (адрес 17777572) содержит флаги ошибок, бит разрешения преобразования адреса в ДП и другую информацию, необходимую ОС для обработки ошибки и возврата к прерванной программе.
Формат регистра SR0 имеет вид

разряд 13 (RO)—ошибка по записи. Возникает при попытке записи в страницу, доступную только по чтению;
разряд 8 (М) — бнт, устанавливающий диагностический режим работы ДП; при установленном М выполняется преобразование адреса только последнего обращения в память приемника;
разряды 5, 6 — режим МП (пользователя илн ОС), при обращении к которому произошла ошибка ДП;
разряды 1, 2, 3 — номер страницы, при обращении к которой произошла ошибка ДП;
разряд О (EN) — бит включения ДП. При EN— 1 выполняются преобразование адресов и защита памяти в ДП.
Регистр SR2 (адрес 17777576) содержит виртуальный адрес первого слова выполняемой команды. Ои не изменяется, если в данной команде произошло прерывание по ошибке ДП. Доступен только по чтению.
Регистр SR3 (адрес 1777757) содержит два разряда. Разряд 4 содержит бит AS. При AS— 1 адрес физический, 22-разрядный, при Л5 = 0—18-разрядный. Разряд 5 содержит бит UM. При UM=lустанавливается для внешней аппаратуры режим включения схем преобразования адресов.
Формирование физического адреса в ДП изображено на рис. 11.11.
В сумматоре выполняется сложение виртуального адреса VA(разряды 6—12) с выбранным PAR(разряды 0—11) при 18-разрядном адресе и PAR(разряды 0—15) при 22-разрядном адресе. В результате полный физический адрес содержит разряды 0—5 виртуального адреса и разряды 6—17 (21) — результат суммы.
Система прерываний процессора. Прерывания делятся иа аппаратурные и командные. Часть аппаратных прерываний вызывает немедленный переход, к их обработке. Это так называемые фатальные ошибки. Они возникают при ошибках системной магистрали, ДП. СППЗ. Анализ таких аппаратных прерываний, как авария источника питания, внешний сигнал HALT, прерываний IRQ(разряды 0—3), переполнения стека в моде операционной системы производится после завершения очередной команды в соответствии с приоритетом, указанным в табл. 11.10. К командам прерывания относятся ЕМТ, TRAP, BPT, ЮТ, а также (если учитывать алгоритм выполнения) и резервные коды. Вектора прерываний приведены в табл. 11.11.
Прн прерывании МП помещает в стек PCи PSWи считывает новые значения PCи PSWиз ячеек, определяемых вектором прерывания, причем загрузка PC и PSWведется нз области памяти операционной системы. Особый случай представляет собой возникновение фатальной ошибки в ходе выполнения микропрограммы обработки прерывания, так называемой «двойной ошибки». В этом случае процессор переходит в пультовый режим.
В пультовой режим процессор переходит при: выполнении команды HALTв моде ОС;

возникновении «двойной ошибки»; возникновении внешнего сигнала HALT — 0 и отсутствии в этот момент других, более приоритетных прерываний.
При входе в пультовый режим процессор загружает в стек HSPконстанту 100000s; загружает в стек регистры PSWи PC; заносит в

регистр PSWзначение 340», а в PC— 0; включает ДП на преобразование виртуальных адресов в 22-разрядные физические и переходит к выполнению программы, расположенной по виртуальному адресу 0.
В ДП с целью реализации пультового режима введены четыре регистра адреса страницы PARH(табл. 11.12), адресация к которым производится двумя старшими разрядами виртуального адреса. Регистр PARH2 позволяет осуществлять обращение ко всему адресному пространству путем записи в него соответствующего кода. Адрес регистра PARH2 — 177512.
В пультовом режиме существуют некоторые отличия в выполнении команд и прерываний. Например, команды RT1 и RTTвыполняются без учета значения Т-бита.
При включении питания извне устанавливается сигнал DCLOи МП переходит в режим ожидания сигнала ACLO. При поступлении сигнала ACLOМП начинает выполнение одной из процедур начального пуска в зависимости от сигнала WO:
№О = 0. МП загружает PSWсодержимым 26-й ячейки памяти, PC — содержимым 24-й ячейки н начинает выполнение программы с этого адреса;
№0=1. МП загружает в PSWконстанту 340, а РС—173000 и начинает выполнение программы с этого адреса.
При выполнении любой команды МП осуществляет хотя бы одно обращение к каналу называемое циклом обращения к каналу. Перед каждым циклом МП осуществляет процедуру захвата канала.
Цикл «Чтение». Цикл разделен иа фазы передачи адреса н приема данных. Адрес из МП сопровождается сигналом SYNC, снимается после приема сигнала SSYNC, и затем выставляется сигнал DIN. Микросхема переключает элементы входа/выхода иа выводах AD0— AD15 на прием и ожидает сигнал RPLY. Фаза приема данных. После приема сигнала RPLYМП принимает данные н снимает сигналы D1Nн SYNC.
Цикл «Запись». Передача адреса сопровождается сигналом WTBT, который снимается одновременно со снятием адреса и указывает, что происходит цикл «Запись». После окончания фазы передачи адреса МП выставляет на выводы ADO—AD15 данные н сигнал DOUTи ожидает сигнал RPLYПосле приема сигнала RPLYМП снимает сигнал DOUT, данные н сигнал SYNC. По снятию сигнала DOUTпассивное устройство снимает сигнал RPLY.
Цикл «Чтение — модификация — запись». Цикл разделен на фазы передачи адреса, при ема н записи данных. Фаза записи начинается после того, как пассивное устройство сняло сигнал RPLYв ответ на снятие сигнала DIN.
Временные диаграммы циклов «Чтение», «Запись» н «Чтение — модификация — запись» изображены на рис. 11.12, циклов «Запрос — предоставление   прямого доступа» — на рис. 11.13. Основные параметры микросхемы КМ1801ВМЗ приведены в табл. 11.2 и 11.3.