переключения питания на резервное. Расчетное время сохранения информации в аварийном режиме составляет десятки лет. Изве­стны разработки таких же микросхем памяти с емкостью 8К и 32К байт [20].
В устройствах памяти на микросхемах серии К537 для сни­жения потребляемой мощности следует предусмотреть возмож^ ность автоматического переключения питания микросхем в ре­жиме хранения с основного источника 5 В на маломощный буферный источник напряжения, который обеспечивает питание только микросхем ОЗУ на уровне, достаточном для сохранения информации. Для микросхем К537РУ1, К.Р537РУ8 допускается снижать напряжение до 3 В, для микросхем КР537РУ6, К537РУ9 —до 3,3 В, для микросхем ' КР537РУ4, КР537РУ13, К537РУ14 — до 2,2 В. Наименьшую мощность от низковольтного источника питания потребляют микросхемы КР537РУЗА (ПмкВт), КР537РУ6А (115 мкВт), К537РУ13 и К537РУ14 (ЮОмкВт).
Микросхемы на МДП-транзисторах любого типа чувствитель­ны к воздействию статического электричества из-за высокого входного сопротивления. Даже кратковременное повышение входного напряжения с недопустимо высоким уровнем может вызвать электрический пробой тонкого слоя подзатворного ди­электрика. Для защиты от вредного воздействия перенапряжения все входы микросхем защищают диодно-резистивными цепями, встроенными внутрь кристалла (см. рис. 2.3, б). Защитные цепи построены по схеме последовательного соединения двух диодов VD1, VD2 и токоограничивающего резистора R. От воздействия высокого положительного потенциала на входе защищает диод VD1, который при открывании фиксирует'входное напряжение на уровне напряжения питания. Высокий отрицательный потен­циал открывает диод VD2, который ограничивает его безопасным ,для микросхемы уровнем.
Для -многих типов КМДП-микросхем,. и в частности для •микросхем серии К537, существует опасность теплового пробоя р-п переходов в кристалле из-за «тиристорного эффекта».
Сущность этого явления заключается в том, что при повыше­нии напряжения в шине питания до 11 ... 12 В из-за бросков тока, при включении и влияния индуктивностей шин-, а также при превышении входным сигналом напряжения питания внутри кристалла активизируются .паразитные биполярные р-п-р-п структуры и из-за наличия положительной обратной связи по. цепям токов утечки может появиться эффект неуправляемого нарастания тока стока, близкий по механизму к аналогичному явлению в тиристорах в момент их переключения. Поскольку в КМДП-структурах отсутствуют токоогранйчивающие резисторы нагрузки, то нарастание тока приводит к развитию теплового пробоя в кристалле и, как следствие, к неисправности микро­схемы.
С повышением уровня интеграции микросхем опасность воз­никновения в них тиристорного эффекта увеличивается. В неко­торых типах микросхем рассмотренный эффект практически не наблюдается, в частности в микросхемах серий К561-, 564, в некоторых микросхемах серий К.537, например КР537РУ6 и др! В структурах этих микросхем сформированы так называемые «охранные кольца», шунтирующие паразитные транзисторы и за

счет этого устраняющие тиристорный эффект. Для тех микро­схем, у которых защита отсутствует, необходимо предусматри­вать конструктивные меры предупреждения тиристорного эффек­та: снижать индуктивность шин питания, не допускать близкого расположения с сильноточными микросхемами и т.д. [16].
При применении микросхем памяти, изготовленных по КМДП-технологии, в частности микросхем серии К537, необхо­димо соблюдать порядок включения питания и подачи входных сигналов: вначале должно быть включено напряжение питания. При выключении блока ОЗУ следует снять входные сигналы (адресные, управляющие и информационные) и затем отключить источник напряжения питания. Необходимо обеспечить также выполнение условия, по которому напряжение сигналов не Долж­но превышать напряжения питания микросхемы.
Микросхемы серии К537 работают в режимах записи, счи­тывания и хранения. Значения сигналов в названных режимах указаны в табл. 2.4 для микросхемы К537РУ1, в табл. 2.5 для микросхем КР537.РУ2, КР537РУЗ, КР537РУ6, К537РУ14, в табл. 1.3 для микросхем КР537РУ8, К537РУ9, КР537РУ10 и в табл. 2.8 для микросхемы КР537РУ13.
Сравнение динамических параметров микросхем, представ­ленных в табл. 2.2, показыв'ает, что в серии К537 наибольшим быстродействием обладают микросхемы КР537РУ10 и К.537РУ14. Микросхемы К537РУ14 и КР537РУ13 являются асинхронными. За этим .исключением все микросхемы серии К537 являются тактируемыми: в режимах записи и считывания необходимо сигнал CS подавать импульсом, а сигнал W/R может иметь форму уровня напряжения или импульса, как показано на вре­менных Диаграммах на рис. 2.6.
В режиме считывания информация на выходе появляется спустя время tB вм после отрицательного перепада сигнала CS (рис. 2.6, б). Время выборки адреса будет состоять из tB BM и tyc вм а. значения которых приведены в табл. 2.2.
Микросхемы КР537РУ8 и КР537РУ10. имеют дополнительный управляющий сигнал ОЕ (Разрешение 'по выходу): при подаче этого сигнала одновременно с сигналом CS отсчет времени появ­ления сигнала ведется от отрицательного перепада сигнала

CS = OE. Существует          возможность стробирования выходной
информации сигналом ОЕ, подаваемым с некоторой задержкой 'относительно сигнала CS. В этом случае при ОЕ = 1, т.е. до момента подачи этого сигнала, выходы находятся в третьем состоянии даже при CS=^0 (см. табл. 1.3). Только в момент поступления сигнала ОЕ выходы переходят в функциональное состояние: спустя время tB 0Е невыходах появится считываемая информация. В этом режиме время выборки адреса определяют со­отношениями: tB a=tyc ОЕ.а + te.OE Либо tв „ = tус вм а + tyc 0Е вм +
<-f-tB ое- Заметим, что tyc0E.BM не регламентируют, его значение устанавливают, исходя из условий работы микросхемы в составе устройства.
Микросхема КМ581РУ5 Б, В, Г также выполнена по КМДП-технологии. Она представляет собой статическое асинхронное ОЗУ емкостью 2КХ8 бит. Конструктивно оформлена в корпусе 2120.24-11, назначение выводов идентично микросхемам КР537РУ8 и К537РУ9 (рис. 2.5, г). Таблица истинности соответ­ствует табл. 1.3. Электрические характеристики микросхемы при­ведены в табл. 2.1. Следует добавить, что микросхема диффе­ренцирована по группам Б, В, Г по значению временных пара-
г метров: время цикла записи (считывания) составляет 120 не (Б), 150 не (В), 200 не (Г), т.е. микросхемы группы Б обладают наибольшим быстродействием. Выходной ток 4 мД. Выход по­строен по схеме с тремя состояниями.
Серия К132 состоит из микросхем статических ОЗУ высокого быстродействия: время цикла обращения для большинства мик­росхем лежит в диапазоне значений 55 ... 85 не (табл. 2.1). Мик-
. росхемы выполнены по «-канальной МДП-технолбгий и отлича­ются разнообразием в отношении структурных и схемотехнйче-

ских решений, электрических параметров (табл. 2.6), конструк­ций корпуса (табл. 2.7, рис. 2.7).
Однако у микросхем серии К132 имеются ряд общих свойств, важных для их практического использования: единое напряжение питания 5 В, ТТЛ входные и выходные уровни напряжений О и !: входные—соответственно не более 0,8 В, не менее 2 В, выходные — не более 0,4 В, не менее 2,4 В; наличие выходов с тремя состояниями, единая система сигналов управления: CS, W/R; способность работать на большую емкостную нагрузку (от 100 до 600 пФ для разных типов микросхем), возможность снижения уровня энергопотребления при переходе в режим хра­нения в 3—5 раз, а у некоторых микросхем —до 20 раз

.
По своей структуре микросхемы серии К132 близки к микро­схемам рассмотренных серий К561, К.537: они состоят из нако­пителя матричного типа, регистров и дешифраторов кода адреса, устройства ввода-вывода, блока ключей выбора строк и столб­цов. В реализации названных элементов структурной схемы также имеется много общих решений. В частности, все входы — адресные, управляющие, информационные, имеют .усилители, построенные по схеме (рис. 2.8, а) инвертора на двух транзисто­рах VT1, VT2 с защитой в виде резистивно-транзисторной цепи R, VT3. Охранный транзистор VT3 своим р-п переходом сток-Цодложка предохраняет вход транзистора VT1 от действия ста­тического электричества и защищает от резких бросков напря­жений на входах своей выходной емкостью, которая вместе с резистором образует интегрирующую цепочку.
Входные усилители-формирователи обладают высоким быст-

родействием, которое обеспечено выбором режима работы' тран­зистора VT2 и напряжением смещения подложки Uc„=— 2,7 В. Транзистор VT2, имеющий встроенный канал я-типа, нормально открыт и при выключении VT1 переходит в .режим генератора тока, заряжая за короткое время выходную емкость. При вклю­чении VT1 емкость также быстро разряжается через низкоомный канал открытого транзистора VT1.
Напряжение отрицательного смещения р-подложки форми­рует встроенный в кристалл преобразователь из напряжения питания микросхемы 5 В. Это напряжение уменьшает порог включения транзисторов и снижает .уровень токов утечки внутри кристалла.
В качестве ЭП применяют статический триггер (рис. 2.8, б)
на четырех транзисторах. VT1 — VT4 и двух ключевых транзи­
сторах VT5, VT6, затворы которых соединены с адресной шиной,
а стоки — с разрядными шинами. При Х, = 1 ключевые транзи­
сторы открываются и подключают триггер к разрядным шинам.
При записи разрядные шины передают свой потенциал узловым
емкостям С и обеспечивают переключение триггера в состояние,
соответствующее записываемой информации. Этот процесс
описан при рассмотрении работы КМДП-триггера (см. рис. 2.2)
Аналогично' обращение к ЭП происходит и при считывании,
только теперь свой потенциал передает триггер высокоомным
разрядным шинам.   '; ,,
Отличительной особенностью структуры микросхем памяти

д-МДП-типа, в частности микросхем серии К132, является на­личие в каждом столбце усилителя записи-считывания триггер-ного типа (рис. 2i8, в). Усилитель управляется внутренним сигна­лом F: при его поступлении транзистор VT5 открывается и уравнивает потенциалы двух входов-выходов триггера. В этом и заключается подготовка усилителя к приему информации. При считывании информации с выбранного ЭП на разрядных шинах •рШо, РШ| создается асимметрия потенциалов, которая оказы­вает воздействие на состояние плеч усилителя, подключенного к этим разрядным шинам. В момент снятия сигнала F, когда транзистор VT5 закрывается, вносимая разрядными шинами асимметрия потенциалов определит состояние, в которое пере­ключится триггер-усилитель. В результате слабый информацион­ный сигнал, полученный с выхода ЭП, будет усилен и передан в устройство ввода-вывода. Усилитель составлен из транзисторов, отличающихся от транзисторов ЭП более высоким уровнем то­ков. Одновременно с усилением считываемого сигнала триггер-усилитель предотвращает возможность разрушения информации в выбранном ЭП, так как обеспечивает восстановление (реге­нерацию) заряда узловых емкостей триггера ЭП.
В некоторых микросхемах, например в КР132РУ6, К.132РУ10 и др., ЭП выполнен на триггере, в котором вместо нагрузочных транзисторов сформированы высокоомные (до 109 Ом) резисто­ры. При такой технологии удается обеспечить более высокий уровень интеграции и, следовательно, увеличение информацион­ной емкости микросхемы памяти. Кроме того, снижается потреб­ляемая микросхемой мощность в режиме хранения.
Применение высокОомных резисторов в схеме триггера ока­залось возможным благодаря усовершенствованию «-канальной технологии и снижению на этой основе паразитных токов утечки в структуре кристалла до значений Тшкоампер [19]. Выходные каскады микросхем построены по схеме инверторов с тремя состояниями, формирующими ТТЛ-уровни.
Микросхемы серии К132 работают в режимах записи, считы-. вания и хранения. Таблицы истинности всех микросхем серии К132, кроме К.М132РУ8, соответствуют содержанию табл. 2.5. Таблица истинности микросхемы К.М132РУ8 (табл. 2.8) имеет отличия, обусловленные тем, что у этой микросхемы входы и вы-

ходы совмещены. Микросхема КР132РУ6 имеет дополнительно к названным режим «Считывание-модификация-запись». Отличи­тельные особенности этого режима проявляются в динамике ра­боты микросхемы и видны на временных диаграммах. Эти осо­бенности будут рассмотрены ниже.
При реализации названных режимов следует учитывать тре­
бования к форме представления сигналов управления: сигнала
разрешения выбора микросхемы CS и сигнала режима обраще­
ния W/R. По этому признаку, как уже отмечалось в § 1.2, микро­
схемы статических ОЗУ делят на асинхронные и тактируемые.
Микросхемы КР132РУ4А, Б, КМ132РУ5А, Б и КР132РУ6А, Б
являются тактируемыми (КМ132РУ5А, Б — только в режиме
записи), остальные микросхемы этой серии — асинхронные.
Временные диаграммы для тактируемых микросхем аналогичны
диаграммам на рис; 2.6. Напомним, что при записи и считывании
информации у тактируемых микросхем сигнал CS или W/R
подается импульсом. При схемотехнической реализации вре­
менных диаграмм сигналов микросхемы необходимо руководст­
воваться значениями временных параметров, основные из ко­
торых приведены в табл. 2.6. У микросхем КР132РУ4 и КР132РУ6
адресные, управляющие и информационные сигналы фиксируют­
ся («защелкиваются») на входных усилителях-триггерах по от­
рицательному'перепаду сигнала CS. Поэтому для этих микросхем
необходимб обеспечить требуемое время удержания названных
сигналов относительно сигнала CS для их «захвата» входными
триггерами. После фиксации сигналы могут принимать произ­
вольные значения, например значения для следующего цикла
обращения. У микросхем асинхронных ОЗУ сигналы CS и W/R. можно подавать уровнем 0 или 1. В таком случае временные процессы в микросхеме определяют адресные сигналы. В асинхронных микросхемах управляющие сигналы можно подавать и импуль­сами. Тогда надо принимать во внимание требования к их мини­мальной длительности (табл. 2.6).
Режим «Считывание-модификация-запись» совмещает в себе два режима и обеспечивает считывание информации из выбран­ного ЭП и запись в этот же ЭП новой информации в одном цикле (рис. 2.9). Время цикла обращения к микросхеме в том режиме больше (см. табл. 2.6 для КР132РУ6). Увеличивается и число учитываемых временных параметров.
Для обеспечения максимального быстродействия микросхем необходимо адресные сигналы и сигналы управления форми­ровать с длительностью фронта 2 не.
В режиме хранения у многих микросхем серии К132 наблю­дается снижение в 3—5 раз тока потребления. У микросхем К132РУ6 и К.М132РУ8 возможно многократное (более чем в 10 раз) снижение потребляемой мощности за счет выключения напряжения питания, но сохранения его уровня 5 В на выводе CS. В этом режиме через вход CS осуществляется питание только накопителя и формирователя напряжения смещения подложки, остальные функциональные узлы микросхемы находятся в выклю­ченном состоянии.
Большая интегральная схема К1809РУ1 представляет собой статическое ОЗУ емкостью 1К.Х16 бит. Особенность микросхемы состоит в том, что она имеет встроенный интерфейс, т. е. функ­циональные узлы, которые обеспечивают режим обмена со стан- • дартной магистралью микроЭВМ «Электроника-60». Благодаря наличию встроенного интерфейса микросхему можно непосредст­венно подключать к магистрали [21].
Структурная схема включает накопитель, дешифраторы ад­реса строк и столбцов, схему управления (контроллер), обеспе­чивающую ввод и вывод кода адреса, данных, сигналов управ­ления. Кроме того, в» структуру включен блок задания адреса микросхемы, который представляет собой программируемое уст­ройство для дешифрирования 5-разрядного кода выбора микро­схемы. Этот блок состоит из регистра и схемы сравнения. Пред­варительно в регистр заносится адрес микросхемы. При работе в блоке происходит сравнение принятого кода адреса с записан­ным в регистр, и при совпадении на выходе вырабатывается сигнал разрешения записи данных в микросхему. В случае не­совпадения данные, пришедшие с «чужим» адресом, записаны быть не могут. Наличие встроенного блока задания адреса позво­ляет формировать модуль ОЗУ из 32 микросхем без внешнего устройства выбора микросхемы.
Более подробно устройство и возможности этой БИС из­
ложены в § З.1.: Серии К155, К134, К.541, К185, К500, КJ500 и др. содержат микросхемы, изготовленные методами биполярной технологии-Среди этих методов наиболее широко применяются методы ТТЛ-' технологии, сейчас в основном ТТЛШ (серии К531, К1531, К1533 и др.), ЭСЛ-технологии (серии К500, K15U0), технологии ИИЛ в сочетании с ТТЛ (К185, К134, К541 и др.), ТТЛ с ЭСЛ (К155) и т. д. Названные технологии отличаются схемотехническими ре­шениями, принятыми для микросхем статических- ОЗУ. Объеди­няет эти технологии то, что основным активным компонентом схем является биполярный транзистор и, следовательно, в основе лежит технология изготовления биполярных структур с раз­личными физико-техническими свойствами: классических п-р-п или р-п-р транзисторов, транзисторов с включением диодов Шот-ки параллельно коллекторному переходу (транзисторов Шотки), тиристоров, транзисторов с инжекционным питанием и т. д.
Серия К541 имеет в своем составе микросхемы статических ОЗУ емкостью 4КХ1, 8КХ1, 16КХ1, 1КХ4 асинхронного типа среднего быстродействия (табл. 2.1). Микросхемы серии имеют напряжение питания 5 В, ТТЛ входные и выходные уровни, выход на три состояния, характеризуются сравнительно высоким уровнем энергопотребления, по сравнению с микросхемами серии К132, причем не обладают свойством снижать уровень потреб­ляемой мощности в режиме хранения.
Структура микросхем содержит все функциональные узлы типичного варианта ее построения (рис. z.l(J). В качестве элемен­та памяти использован статический триггер на четырех транзис­торах, два из которых, VT3 и VT4, являются инжекторами тран­зисторов VT2 и VTI соответственно. Двухэмиттерными транзис­торами управляют сигналы адресной шины X; и разрядных шин РШо, РШ*. При X, =0 триггер находится в режиме хранения, так как при этом фиксируется состояние плеч триггера. При Х, = 1 оба эмиттерных перехода, подключенных к адресной шине, закрываются и состояние триггера зависит от потенциалов раз­рядных шин: при низком потенциале шин в режиме считывания в одну из них потечет ток, а именно в ту, со стороны которой транзистор открыт; в другой тока не будет.

. При_записи по шинам в форме парафазного сигнала РШ( = D, РШо = 0 к плечам триггера подводится информация. Асимметрия в потенциалах шин вызовет переключение' триггера в состояние, определяемое потенциалами шин: например, при РШ|=0; РШо=1 (запись 0) откроется VT2, через него в шину потечет ток инжектора VT4, а транзистор VT1 закроется. При записи 1 состояния транзисторов изменятся на обратные.
Выходные и входные цепи выполнены на элементах ТТЛ, поскольку низкопороговые функциональные узлы ИИЛ имеют низкую помехоустойчивость и, кроме того, не согласованы по уровням напряжения с элементами других типов логики. Вариант выходного каскада с тремя состояниями (рис. 2.10, в) выполнен по схеме ТТЛ сложного инвертора с дополнительными элемен­тами VD1, VD2, VT2, необходимыми для обеспечения третьего состояния выхода. Управляющий сигнал V зависит от внешних сигналов CS и W/R, воздействуя на вход транзистора' VT2, закрывает его при V=0 или открывает при V=K В третьем состоянии выход находится при V=l, когда открытый транзи­стор VT2 шунтирует входы и. закрывает транзисторы VT5 и. VT3, а значит, и VT4. -
Микросхемы серии К541 работают в режимах хранения, за­писи и считывания. Условия реализации этих режимов представ­лены в табл. 2.5. В соответствии с условием режима считывания: "US = 0,W/R=1, "управляющий сигнал должен быть сформиро­ван, исходя из соотношения: V = CS-W/R или CS + W/R.
По аналогичной схеме, но без VD1, VD2, VT2 построены и входные усилители-формирователи. Для повышения быстро­действия входные усилители выполняют и по схеме ТТЛ-ЭСЛ (рис. 2,10, г). Преимущество этой схемы заключается в том, что она в максимальной степени реализует быстродействие транзис­торов, что, вбобще, присуще ЭСЛ-схемотехнике, за счет ограни­чения их насыщения и переключения током эмиттера, не зави­сящим от входного воздействия.
Микросхемы серии К541 относятся к группе асинхронных: сигналы~С1Г иЛУ/R можно подавать как уровнем, так и импульсом. Параметры микросхем представлены в табл. 2.9, а данные о конструктивном оформлении — в табл. 2.10 и на рис. 2.11.

 

Микросхемы ОЗУ серий К134, К155, К185 имеют много обще­го с рассмотренными. Все они относятся к.типу асинхронных ста­тических ОЗУ^ поэтому достаточно просты в применении. Основ­ные характеристики этих микросхем приведены в табл. 2.1. Об­ратим внимание лишь на некоторые особенности, знание которых необходимо для практики.
Микросхема К155РУ7 емкостью 1К X 1 бит, асинхронная, об­ладает повышенным быстродействием: ее время цикла обращения равно 45 не. Это достигнуто применением в структуре микро­схемы элементов ТТЛ и ЭСЛ, в частности, элементом памяти является статический триггер на двухэмиттерных транзисторах (рис. 2.10, б) с нелинейной нагрузкой, а входные и выходные каскады выполнены по совмещенной схемотехнике, как показано на рис. 2.10, г. Таблица истинности, динамика работы этой микросхемы аналогичны микросхемам серии К541. Конструк­тивное выполнение— пластмассовый корпус 238.16-2, назначение выводов по рис. 2.8, б.

Микросхема К134РУ6 емкостью 1КХ 1 бит получена по ИИЛ-ТТЛ-технологии. Ее особенность заключается в том, что выход построен по схеме с открытым коллектором ОК (рис. 2.10, д). Наличие такого выхода не позволяет объединять информацион­ные входы и выходы. При соединении нескольких микросхем по выходам можно использовать схему «монтажного ИЛИ» с под­ключением к точке соединения источника питания через внешний токоограничивающий резистор. Для расчета его сопротивления необходимо учитывать прежде всего значение выходного тока в состоянии логического 0, равное 16 мА. Характеристики микро­схем приведены в табл. 2.1. При хранении потребляемая мощность снижается вдвое.
У микросхемы К185РУ5 емкостью 1КХ1 бит те же особен­ности, что и у К134РУ6, но она более быстродействующая. В динамике работы при обращении в момент воздействия сигна­ла CS на выходе возможны помехи длительностью не более чем время выбора: tBg,\i- Серия развивается, о чем свидетельствуют микросхемы К185РУ10 емкостью 16К.Х1 бит с временем цикла 50 не.
Микросхемы серий К500, К1500 обладают самым большим быстродействием, что обусловлено использованием для их изго­товления ЭСЛ-технологии. Микросхемы относятся к группе асинхронных.