Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации. Отдель­ные устройства, входящие в эту совокупность, называют запо­минающими устройствами или памятями того или иного типа.
Оба эти термина в настоящее время стали почти синонима­ми. Однако термин «запоминающее устройство» (ЗУ) обычно употребляют, когда речь идет о принципе построения некоторого устройства памяти (например, полупроводниковые ЗУ, ЗУ на магнитных дисках и т.д.), а термин «память» — когда хотят подчеркнуть выполняемую устройством памяти логическую фун­кцию или место расположения в составе оборудования ЭВМ (например, оперативная память, внешняя память и т.д.).
Производительность и вычислительные возможности ЭВМ в значительной степени определяются составом и характеристи­ками ее ЗУ. В составе ЭВМ используется одновременно несколь­ко типов ЗУ (несколько типов памятей), отличающихся прин­ципом действия, характеристиками и назначением.


Продолжительность обращения (время цикла) при записи Основными операциями в памяти в общем случае являются занесение информации в память — запись и выборка информации из памяти — считывание. Обе эти операции называются
обращением к памяти, или, подробнее, обращением при считывании и обращением при записи:            ****>«
При обращении к памяти производится считывание или запись некоторой единицы данных — различной для устройств разного типа. Такой единицей может быть, например, байт, машинное слово или блок данных.
Важнейшими характеристиками отдельных устройств памя­ти (запоминающих устройств) являются емкость памяти, удель­ная емкость, быстродействие.
Емкость памяти определяется максимальным количеством данных, которые могут в ней храниться. Емкость измеряется в двоичных единицах (битах), машинных словах, но большей частью в байтах (1 байт = 8 бит), при этом часто емкость памяти выражают через число К=Ю24: Кбит (килобит), Кслов (кило­слов) или Кбайт (килобайт), при этом 1024 Кбайт обозначают как 1 Мбайт (мегабайт).
Удельная емкость есть отношение емкости ЗУ к его физиче­скому объему.
Быстродействие памяти определяется продолжительностью операции обращения, т. е. временем, затрачиваемым на поиск нужной единицы информации в памяти и на ее считывание (время обращения при считывании), или временем на поиск места в памяти, предназначаемого для хранения данной едини­цы информации, и на ее запись в память (время обращения при записи).
Продолжительность обращения к памяти (время цикла па­мяти) при считывании

где f™^ — время доступа, определяющееся промежутком време­ни между моментом начала операции обращения при считыва­нии до момента, когда становится возможным доступ к данной единице информации; tC4m— продолжительность самого физиче­ского процесса считывания, т. е. процесса обнаружения и фикса­ции состояний соответствующих запоминающих элементов или участков поверхности носителя информации.
В некоторых устройствах памяти считывание информации сопровождается ее разрушением (стиранием). В таком слу­чае цикл обращения должен содержать операцию восста­новления (регенерации) считанной информации на прежнем месте в памяти.

В качестве продолжительности цикла обращения к памяти принимается величина
где *до"т — время доступа при записи, т. е. время от момента начала обращения при записи до момента, когда становится возможным доступ к запоминающим элементам (или участкам поверхности носителя), в которые производится запись; *подг — время подготовки, расходуемое на приведение в исходное состоя­ние запоминающих элементов или участков поверхности носителя информации для записи определенной единицы информации (например, байта или слова); t3an— время занесения инфор­мации, т. е. изменения состояния запоминающих элементов (участков поверхности носителя). Большей частью
В зависимости от реализуемых в памяти операций обраще­ния различают: а) память с произвольным обращением (воз­можны считывание и запись данных в память); б) память только для считывания информации («постоянная» или «односторон­няя»). Запись информации в постоянную память производится в процессе ее изготовления или настройки1.
По способу организации доступа различают устройства па­мяти с непосредственным (произвольным), с прямым (цикличе­ским) и последовательным доступами.
В памяти с непосредственным (произвольным) доступом время доступа, а поэтому и цикл обращения не зависят от места расположения участка памяти, с которого производится считы­вание или в который записывается информация. В большинстве случаев непосредственный доступ реализуется при помощи элек­тронных (полупроводниковых) ЗУ. В подобных памятях цикл обращения обычно составляет 1 мкс или всего несколько сотен или десятков наносекунд. Число разрядов, считываемых или записываемых в памяти с непосредственным доступом парал­лельно во времени за одну операцию обращения, называется В двух других типах памяти используются более медленные электромеханические процессы. В устройствах памяти с прямым доступом, к которым относятся устройства с магнитными бара­банами и дисками, благодаря непрерывному вращению носителя информации возможность обращения к некоторому участку но­сителя для считывания или записи циклически повторяется. В такой памяти время доступа составляет обычно от нескольких долей секунды до нескольких десятков миллисекунд.
В памяти с последовательным доступом производится по­следовательный просмотр участков носителя информации, пока нужный участок носителя не займет некоторое исходное положе­ние. Характерным примером является ЗУ на магнитных лентах. Время доступа может в неблагоприятных случаях расположения информации достигнуть нескольких минут.
Запоминающие устройства различаются также по выпол­няемым в ЭВМ функциям, зависящим в частности, от места расположения ЗУ в структуре ЭВМ.
Требования к емкости и быстродействию памяти являются противоречивыми. Чем больше быстродействие, тем технически труднее достигается и дороже обходится увеличение емкости памяти. Стоимость памяти составляет значительную часть об­щей стоимости ЭВМ. Поэтому память ЭВМ организуется в виде иерархической структуры запоминающих устройств, обладаю­щих различными быстродействием и емкостью (рис. 4.1). В об­щем случае ЭВМ содержит сверхоперативную память (СОП)

или местную память, оперативную или основную память (ОП), память с прямым доступом на магнитных барабанах и на маг­нитных дисках, память с последовательным доступом на магнит­ных лентах. Порядок перечисления устройств соответствует убы­ванию их быстродействия и возрастанию емкости. Каждый уро­вень иерархии может содержать несколько экземпляров (моду­лей) соответствующих устройств для получения нужной емкости данного уровня памяти. На рис. 4.1 сплошными и штриховыми линиями показаны соответственно обычно и сравнительно редко реализуемые пути передачи данных между отдельными ступеня­ми иерархической памяти. Иерархическая структура памяти позволяет экономически эффективно сочетать хранение больших объемов информации с быстрым доступом к информации в про­цессе обработки.
Оперативной или основной памятью (ОП) называют устрой­ство, которое служит для хранения информации (данных про­грамм, промежуточных и конечных результатов обработки), не­посредственно используемой в процессе выполнения операций в арифметическо-логическом устройстве и устройстве управле­ния процессора.
В процессе обработки информации осуществляется тесное взаимодействие процессора и ОП. Из ОП в процессор поступают команды программы и операнды, над которыми производятся предусмотренные командой операции, а из процессора в ОП на­правляются для хранения промежуточные и конечные результа­ты обработки.
Характеристики ОП непосредственно влияют на основные показатели ЭВМ и в первую очередь на скорость ее работы. Оперативная память высокопроизводительных ЭВМ имеет ем­кость несколько миллионов байт и цикл обращения около 0,5 мкс (и менее). Запоминающие устройства ОП, ранее выпол­нявшиеся на магнитных (ферритовых) сердечниках и тонких магнитных пленках, в настоящее время изготовляются на интег­ральных микросхемах с большой степенью интеграции (полупро­водниковые ЗУ).
В ряде случаев быстродействие ОП оказывается недоста­точным, и в состав машины приходится включать СОП (буфер­ную или кэш-память на несколько сотен или тысяч машинных слов с циклом обращения, составляющим несколько десятков наносекунд. Такие СОП выполняются на быстродействующих интегральных микросхемах. Быстродействие СОП должно со­ответствовать скорости работы арифметическо-логических и уп­равляющих устройств процессора. Сверхоперативная (буфер­ная) память используется для промежуточного хранения считы­ваемых процессором из ОП участков программы и групп данных, в качестве рабочих ячеек программы, индексных регистров, для хранения служебной информации, используемой при управлении вычислительным процессом. Она выполняет роль согласующего звена между быстродействующими логическими устройствами процессора и более медленной ОП (см. гл. 14).
В качестве ОП и СОП используются быстродействующие ЗУ с произвольным обращением и непосредственным доступом.
Понятие оперативной памяти выше определялось, исходя из выполняемых ею функций. Поскольку всегда в качестве ОП (как, впрочем, и СОП) используются ЗУ с произвольным обра­щением и непосредственным доступом, то часто последние неза­висимо от выполняемых функций называют оперативными памя­тями (оперативными ЗУ).
Обычно емкость ОП оказывается недостаточной для хране­ния всех необходимых данных в ЭВМ. Поэтому ЭВМ содержит в своем составе несколько ЗУ с прямым доступом на дисках (емкость одного ЗУ на дисках 10 — 300 Мбайт) и несколько ЗУ с последовательным доступом на магнитных лентах (емкость одного ЗУ 20—200 Мбайт).
Оперативная память вместе с СОП и некоторыми другими специализированными памятями процессора образуют внутрен­нюю память ЭВМ (рис. 4.1). Электромеханические ЗУ образуют внешнюю память ЭВМ, а сами они поэтому называются внешни­ми запоминающими устройствами (ВЗУ).
Современные ЭВМ содержат ряд специализированных быстродействующих памятей: памяти каналов, ключей защиты памяти, отдельных типов терминалов (дисплеев и др.), различ­ные буферные памяти для промежуточного хранения информа­ции при обмене ею между устройствами машины, работающими с различными скоростями. Наряду с этим используются также постоянные памяти, в основном для хранения микропрограмм, а в специализированных ЭВМ — и для хранения основных про­грамм.
Запоминающее устройство любого типа состоит из запо­минающего массива, хранящего информацию, и блоков, служа­щих для поиска в массиве, записи и считывания (а в ряде случа­ев и для регенерации) информации.
Адресная, ассоциативная и стековая организации памяти
Запоминающее устройство с произвольным обращением, как правило, содержит множество одинаковых запоминающих эле­ментов, образующих запоминающий массив (ЗМ). Массив разделен на отдельные ячейки; каждая из них предназначена для хранения двоичного кода, число разрядов в котором определяет­ся шириной выборки памяти (в частности, это может быть одно, половина или несколько машинных слов). Способ организации памяти зависит от методов размещения и поиска информации в запоминающем массиве. По этому признаку различают адрес­ную, ассоциативную и стековую (магазинную) памяти.
Адресная память. В памяти с адресной организацией разме­щение и поиск информации в ЗМ основаны на использовании адреса хранения слова (числа, команды и т. п.). Адресом служит номер ячейки ЗМ, в которой это слово размещается.
При записи (или считывании) слова в ЗМ инициирующая эту операцию команда должна указывать адрес (номер ячейки), по которому производится запись (считывание).
Типичная структура адресной памяти, показанная на рис. 4.2, содержит запоминающий массив из N «-разрядных ячеек и его аппаратурное обрамление, включающее в себя ре­гистр адреса РгА, имеющий k(fe>logiV) разрядов, информа­ционный регистр РгИ, блок адресной выборки БАВ, блок усили­телей считывания БУС, блок разрядных усилителей-формирова­телей сигналов записи БУЗ и блок управления памятью БУП.
По коду адреса в РгА БАВ формирует в соответствующей ячейке памяти сигналы, позволяющие произвести в ячейке счи­тывание или запись слова.
Цикл обращения к памяти инициируется поступлением в БУП извне сигнала Обращение. Общая часть цикла обраще­ния включает в себя прием в РгА с шины адреса ША адреса

обращения и прием в БУП и расшифровку управляющего сигна­ла Операция, указывающего вид запрашиваемой операции (счи­тывание или запись).
Далее при считывании БАВ дешифрирует адрес, посылает сигналы считывания в заданную адресом ячейку ЗМ, при этом код записанного в ячейке слова считывается усилителями считы­вания БУС и передается в РгИ. Операция считывания заверша­ется выдачей слова из РгИ на выходную информационную шину ШИВых.
При записи помимо выполнения указанной выше общей части цикла обращения производится прием записываемого сло­ва с входной информационной шины ШИВх и РгИ. Затем в вы­бранную БАВ ячейку записывается слово из РгИ.
Блок управления БУП генерирует необходимые последова­тельности управляющих сигналов, инициирующих работу от­дельных узлов памяти. Цепи передачи управляющих сигналов показаны тонкими линиями на рис. 4.2.
Ассоциативная память. В памяти этого типа поиск нужной информации производится не по адресу, а по ее содержанию (по ассоциативному признаку). При этом поиск по ассоциативному признаку (или последовательно по отдельным разрядам этого признака) происходит параллельно во времени для всех ячеек запоминающего массива. Во многих случаях ассоциативный поиск позволяет существенно упростить и ускорить обработку данных. Это достигается за счет того, что в памяти этого типа операция считывания информации совмещена с выполнением
ряда логических операций.            т

Типичная структура ассоциативной памяти представлена на рис. 4.3. Запоминающий массив содержит N разрядных ячеек. Для указания занятости ячейки используется          служебный
tt-й разряд (0 — ячейка сво­бодна, 1 — в ячейке записано слово).
По входной информацион­ной шине ШИВх в регистр ас­социативного признака РгАП в разряды 0 Ч-п— 1 поступает «-разрядный ассоциативный запрос, а в регистр маски РгМ — код маски поиска, при этом n-разряд ггм устанавли­вается в 0. Ассоциативный поиск производится лишь для совокуп­ности разрядов РгАП, которым соответствуют 1 в РгМ (незамас­кированные разряды РгАП). Для слов, в которых цифры в разря­дах совпали с незамаскированными разрядами РгАП, комбина­ционная схема КС устанавливает 1 в соответствующие разряды регистра совпадения РгСв и 0 в остальные разряды. Таким обра­зом, значение /-го разряда в РгСв определяется выражением

где РгАП [i], РгМ [г] и ЗМ [/, г] — значения г'-ro разряда соответ­ственно РгАП, РгМ и ;'-й ячейки ЗМ.
Комбинационная схема формирования результата ассоциа­тивного обращения ФС формирует из слова, образовавшегося в РгСв, сигналы ссо, аь а2, соответствующие случаям отсутствия слов в ЗМ, удовлетворяющих ассоциативному признаку, и на­личия одного (и более) такого слова. Для этого ФС реализует следующие булевы функции:

Формирование содержимого РгСв и сигналов ао, cti, аг по содержимому РгАП, РгМ и ЗМ называется операцией контроля ассоциации. Эта операция является составной частью операций считывания и записи, хотя она имеет и самостоятельное значение.
При считывании сначала производится контроль ассоциации по ассоциативному признаку в РгАП. Затем при а0=1 считыва­ние отменяется из-за отсутствия искомой информации, при ос = = 1 считывается в РгИ найденное слово, при а2= 1 в РгИ считы­вается слово из ячейки, имеющей наименьший номер среди ячеек, отмеченных 1 у РгСв. Из РгИ считанное слово выдается на ШИВых.
При записи сначала отыскивается свободная ячейка. Для этого выполняется операция контроля ассоциации при РгАП — 111...10 и РгЛ4 = 00...01, при этом свободные ячейки отме­чаются 1 в РгСв. Для записи выбирается свободная ячейка с наименьшим номером. В нее записывается слово, поступившее с ШИВх в РгИ.
С помощью операции контроля ассоциации можно, не считы­вая слов из памяти, определить по содержимому РгСв, сколько в памяти слов, удовлетворяющих ассоциативному признаку, например реализовать запросы типа сколько студентов в группе имеют отличную оценку по данной дисциплине. При использова­нии соответствующих комбинационных схем в ассоциативной памяти могут выполняться достаточно сложные логические опе­рации, такие, как поиск большего (меньшего) числа, поиск слов, заключенных в определенных границах, поиск максимального (минимального) числа и др.
Отметим, что для ассоциативной памяти необходимы запо­минающие элементы, допускающие считывание без разрушения записанной в них информации. Это связано с тем, что при ассо­циативном поиске считывание производится по всему ЗМ для всех незамаскированных разрядов и негде сохранять временно разрушаемую считыванием информацию.
Стековая память, так же как и ассоциативная, является безадресной. Стековую память (рис. 4.4) можно рассматривать как совокупность ячеек, образующих одномерный массив, в ко­тором соседние ячейки связаны друг с другом разрядными цепя­ми передачи слов. Запись нового слова производится в верхнюю ячейку (ячейку 0), при этом все ранее записанные слова (вклю­чая слово, находившееся в ячейке 0), сдвигаются вниз, в со­седние ячейки с большими на 1 номерами. Считывание возможно только из верхней (нулевой) ячейки памяти, при этом, если производится считывание с удалением, все остальные слова в памяти сдвигаются вверх, в соседние ячейки с большими номе­рами. В этой памяти порядок считывания слов соответствует правилу: последним поступил — первым обслуживается. В ряде устройств рассматриваемого типа предусматривается также опе­рация простого считывания слова из нулевой ячейки (без его удаления и сдвига слова в памяти). Иногда стековая память снабжается счетчиком стека СчСт, показывающим количество

занесенных в память слов. Сигнал СчСт = 0 соответствует пусто­му стеку, СчСт = Ы—1 —заполненному стеку.
Обычно стековую память организуют, используя адресную память. В этом случае счетчик стека, как правило, отсутствует, так как количество слов в памяти можно выявить по указателю стека (см. гл. 8). Широкое применение стековая память находит при обработке вложенных структур данных.
В последующих параграфах описываются различные типы ЗУ с адресной организацией. В гл. 8 рассмотрено использование стековой памяти при выполнении безадресных команд и пре­рываний, а в гл. 14 — ассоциативной памяти в аппаратуре дина­мического распределения ОП.
Структуры адресных ЗУ
Техника оперативных памятей прошла большой путь разви­тия. Большое значение имело появление в начале 50-х годов магнитных ЗУ, использующих в качестве запоминающего эле­мента (ЗЭ) ферритовые сердечники с прямоугольной петлей намагничивания. Магнитные ЗУ к настоящему времени вытесне­ны полупроводниковыми, в которых в качестве ЗЭ служат триг-герные схемы или МОП-транзисторы.
Тип используемых ЗЭ определенным образом влияет на структуру памяти, в результате чего существует большое разно­образие структур ЗУ. В настоящем параграфе дается системати­зация структур адресных ЗУ1, что должно помочь пониманию принципов действия различных типов ЗУ с произвольным обра­щением и постоянных ЗУ.
Совокупность определенным образом соединенных ЗЭ обра­зует запоминающую матрицу или запоминающий массив, где каждый ЗЭ хранит бит информации. Запоминающий элемент должен реализовать следующие режимы работы: хранение со­стояния, выдача сигнала состояния (считывание), запись 0 или запись 1. К ЗЭ должны поступать управляющие сигналы для задания режима работы, а также информационный сигнал при записи, а при считывании ЗЭ должен выдавать сигнал о его состоянии.
Запоминающий массив имеет систему адресных и разрядных линий (проводников). Адресные линии используются для вы­деления по адресу совокупности ЗЭ, которым устанавливается режим считывания или записи. Выделение отдельных разрядов осуществляется разрядными линиями, по которым передается

записываемая в ЗЭ информация или информация о состоянии ЗЭ.
Запоминающие устройства строятся из специфичных ЗЭ, для которых характерно использование троичных сигналов и совме­щение линий входных и выходных сигналов.
Адресные и разрядные линии носят общее название линий выборки. В зависимости от числа таких линий, соединенных с. одним ЗЭ, различают двух- и трехкоординатные ЗУ и т. д., называемые ЗУ типа 2D, 3D и т. д. (от английского dimention— размерность). Наибольшее распространение получили ЗУ типа 2D, 3D, 2,5Dи их модификации.
Запоминающие устройства типа 2D. Организация ЗУ типа 2D обеспечивает двухкоординатную выборку каждого ЗЭ ячейки памяти. Основу ЗУ составляет плоская матрица из ЗЭ, сгруппи­рованных в 2* ячеек по п разрядов. Обращение к ячейке за­дается ^-разрядным адресом, выделение разрядов производится разрядными линиями записи и считывания. Структура ЗУ типа 2D приведена на рис. 4.5.
Адрес (^-разрядный) выбираемой ячейки iпоступает на схему адресного формирователя АдрФ, управляемого сигналами чтения Чт и записи Зап. Основу АдрФ составляет дешифратор с 2к выходами, который при поступлении на его входы адреса формирует сигнал для выборки линии i, при этом под воздействием сигналов Чт и Зап из АдрФ выдается сигнал, настраива­ющий ЗЭ i-й линии либо на считывание (выдачу сигнала со­стояния), либо на запись. Выделение разряда jв i-м слове про­изводится второй координатной линией. При записи по линии jот усилителя записи УсЗап поступает сигнал, устанавливаю­щий выбранный для записи 33;, в состояние 0 или 1. При считы­вании на усилитель считывания УсСч по линии / поступает сигнал о состоянии 3.9;,.
Используемые здесь ЗЭ должны допускать объединение вы­ходов для работы на общую линию с передачей сигналов только от выбранного ЗЭ. Такое свойство типично для современных ЗЭ и в дальнейшем всякий раз подразумевается.
Таким образом, каждая адресная линия выборки ячейки передает три значения сигнала: выборка при записи, выборка при считывании и отсутствие выборки. Каждая разрядная ли­ния записи передает в ЗЭ записываемый бит информации, а раз­рядная линия считывания — считываемый из ЗЭ бит информа­ции. Линии записи и считывания могут быть объединены в одну при использовании ЗЭ, допускающих соединение выхода со входом записи. Совмещение функций записи и считывания на разрядной линии широко используется в современных полупро­водниковых ЗУ.
Запоминающие устройства типа 2D являются быстродей­ствующими и достаточно удобными для реализации. Однако ЗУ типа 2D неэкономичны по объему оборудования из-за на­личия в них дешифратора с 2к выходами. В настоящее время структура типа 2D используется в основном в ЗУ небольшой емкости.
Запоминающие устройства типа 3D. Некоторые ЗЭ имеют не один, а два конъюнктивных входа выборки. В этом случае адрес­ная выборка осуществляется только при одновременном появле­нии двух сигналов. Использование таких ЗЭ позволяет строить ЗУ с трехкоординатным выделением ЗЭ.
Запоминающий массив ЗУ типа 3D выполнен в виде про­странственной матрицы, составленной из п плоских матриц, представляющих собой ЗМ для отдельных разрядов ячеек памя­ти. Запоминающие элементы для разряда сгруппированы в квад­ратную матрицу из \2к рядов по ~\j2kЗЭ в каждом.
Структура матрицы /-го разряда в ЗУ типа 3D представлена на рис. 4.6. Для адресной выборки ЗЭ задаются две его коорди­наты в 3Mj. Код адреса i-й ячейки памяти разделяется на стар­шую и младшую части (i' и I"), каждая из которых поступает на свой адресный формирователь. Адресный формирователь АдрФ1 выдает сигнал выборки на линию ?, а АдрФ2 — на линию

i". В результате в 3Mjоказывается выбранным ЗЭ, находящий­ся на пересечении этих линий (двух координат), т. е. адресуемый кодом i=i'/i". Адресные формирователи управляются сигнала­ми Чт и Зап. и в зависимости от них выдают сигналы выборки для считывания или записи. При считывании сигнал о состоянии выбранного ЗЭ поступает по /'-й линии считывания к УсСч (третья координата ЗЭ). При записи в выбранный ЗЭ будут занесены 0 и 1 в зависимости от сигнала записи в /-и разряд, поступающего по /-й линии от УсЗап (третья координата ЗЭ при записи). Для полупроводниковых ЗУ, как отмечалось выше, характерно объединение в одну линию разрядных линий записи и считывания.
Для построения «-разрядной памяти используется п матриц рассмотренного вида. Адресные формирователи при этом могут быть общими для всех разрядных ЗМ.
Запоминающие устройства типа 3D более экономичны, чем ЗУ типа 2D. Действительно, сложность адресного формировате­ля с mвходами пропорциональна 2т. Поэтому сложность двух адресных формирователей ЗУ типа 3D, пропорциональная 2'2*/2, значительно меньше сложности адресного формирователя ЗУ типа 2D, пропорциональной 2*. В связи с этим структура типа 3D позволяет строить ЗУ большего объема, чем структура 2D. Однако ЗЭ с тремя входами, используемыми при записи, не всегда удается реализовать.
Запоминающие устройства типа 2.5D. В ЗУ этого типа при считывании состояния /-го разряда i-й ячейки положение ЗЭ(/-в ЗМ определяется тремя координатами (две координаты для

Рассматриваемое ПЗУ может работать в двух режимах: 1) считыва­ние хранимой информации и 2) программирование (запись) ПЗУ. Режим считывания устанавливается подачей сигнала выбора корпуса, который настраивает схемы буферов входа-выхода и разрядных усилителей на формирование и передачу на выходы Do—Diсигналов, считанных с ЗЭ.
Перед записью производится стирание информации воздействием ультрафиолетового света через окно в корпусе микросхемы на полупро­водниковый кристалл ПЗУ. Под воздействием света заряды стекают с затворов. После стирания все ЗЭ находятся в состоянии 1.
Режим записи осуществляется при одновременной подаче сигнала Запись и импульса Программирование. На входы корпуса Аа—Лд по­ступает адрес ячейки, в которую производится запись, а на выходы Do— D7 (в режиме записи ставшие входами) записываемое 8-разрядное слово. Сигнал Запись настраивает буфера входа-выхода и разрядные усилители на передачу информационных сигналов со входов Do—Djк стокам ЗЭ, при этом открываются усилители записи тех разрядов, в которых в записываемом слове находятся 0. Эти усилители пропускают в выбранные дешифратором линий У вертикальные линии импульс Про­граммирование (импульс +26 В), который обеспечивает лавинный про­бой и занесение отрицательного заряда в плавающие затворы (запись 0) только тех ЗЭ, селектирующие затворы которых присоединены к гори­зонтальной линии, возбужденной выходным сигналом дешифратора ли­ний X.
Рассматриваемое устройство имеет время выборки 0,4—1 мкс.