Каналы передачи информации в МПС

Работа МПС характеризуется интенсивным обменом инфор-мацией между их основными частями: МП, ОП, УВВ и мультиси-стемными средствами. Связь МП с ОП, УВВ требует нескольких каналов передачи информации - интерфейсов. В зависимости от функционального назначения интерфейсные схемы делятся на не-сколько уровней (рис. 75).
Шинные интерфейсы 1 уровня обеспечивают обмен ин-формацией между всеми (или основными) модулями микропро-цессорной системы. Выбор большинства шин этого уровня опре-деляется архитектурой микропроцессора, например интерфейс И-41(Multibus) используется для МПК серий К580, K1810, межмо-дульный параллельный интерфейс (МПИ) - для МПК серий К1801/1809, К1811, К581, K5S8 и др.
Наибольшего применения среди шин этого уровня нашли шинные интерфейсы PCI, МПИ, Unibus (Общая шина), И-41 (Multibus), Multibus 11, Futurebus, Fastbus. Они обеспечивают взаимодействие периферийного оборудования, подключенного че-рез соответствующие контроллеры, с вычислительным ядром МПС. В связи с увеличением скоростей работы внешних уст-ройств, постоянным ростом их числа и необходимостью одновре-менного использования ВУ требования к пропускной способности системной магистрали постоянно растут. Поэтому их число велико и продолжает расти, что отражает, с одной стороны, постоянные рост числа и совершенствование микропроцессоров, а с другой - возникновение все более сложных задач, решаемых ими.
Очевидно, что при сопряжении МП с ОП практически не требуется никаких дополнительных средств, то для сопряжения МП с УВВ требуются специальные устройства, обеспечивающие передачу определенных наборов сигналов. Поэтому шины обмена информацией подключаются не непосредственно к УВВ, а через интерфейсные устройства, структура, принцип работы и техниче-ские характеристики которых в сильной степени зависят от со-вместимости сопрягаемых компонентов.

Рис. 75

Совместимость определяется следующими основными при-знаками: быстродействием, кодами, используемыми для обмена, архитектурой процессора, электрическими характеристиками. Ес-ли объединяемые компоненты не соответствуют друг другу по од-ному или нескольким признакам, то для взаимного подключения используют специальные электронные схемы, называемые интерфейсными модулями. Необходимость использования интер-фейсных модулей объясняется также и тем, что архитектура про-цессора с точки зрения набора и организации ШД, ША, набора управляющих сигналов определяет протокол или метод синхрони-зации МП и УВВ, и все передачи данных, кодов, признаков со-стояния, управляющих сигналов должны подчинятся этому прото-колу обмена. К тому же электрические характеристики МП долж-ны быть совместимы с характеристиками логических схем интер-фейса, которые в свою очередь согласуются с ВУ с помощью кон-троллеров.
Способы структурной и функциональной организации кон-троллеров ВУ определяются в основном двумя факторами:
- форматами данных и режимами работы конкретных ВУ;
- типом системного интерфейса МПС.
Как показывает практика, создание для конкретного типа ВУ уникального контроллера, обеспечивающего полную электриче-скую, информационную и конструктивную совместимость данного ВУ с системной магистралью, является сложной с технической и экономической точки зрения задачей. Поэтому наиболее рацио-нальным является стандартизация информационных и управляю-щих сигналов, которыми обмениваются МП с контроллером и ВУ.
С развитием микроэлектроники появилась возможность реа-лизовать стандартные интерфейсные функции в виде БИС. Для различных МПК БИС разработаны контроллеры, обеспечивающие связь ВУ по стандартному последовательному или по стандарт-ному параллельному каналу передачи данных.
Прежде, чем начать обзор шин, необходимо сказать несколь-ко слов о том, что представляет собой системная шина, и для чего она нужна в компьютере. Шина, в самом простом случае, есть множество проводников для соединения различных компонентов системы в единую систему таким образом, чтобы можно было со-гласовать их работу. Основной обязанностью системной шины яв-ляется передача информации между базовым микропроцессором и остальными электронными компонентами системы. По этой шине осуществляется не только передача информации, но и адресация устройств, а также обмен специальными служебными сигналами.
Таким образом, системную шину можно представить как совокупность сигнальных линий, объединенных по их назначе-нию:
- Control lines (управление)
- Address lines (адреса)
- Data lines (данные)
Для того, чтобы описать примерную работу шины, возьмем шину обычного PC, состоящую минимум из линий адреса, данных и линий управления/строба. Самое простое решение, которое здесь можно использовать - это программируемый ввод-вывод. Линии управления используются для синхронизации передачи данных, путем генерирования последовательности импульсов. Возможны две схемы управления, например, раздельные линии управления чтением и записью, либо линия стробирования STROBE и линия чтения - записи в соответствующем состоянии (высокий уровень - для одного сигнала, низкий - для другого).
Шины для PC имеют тенденцию, когда используются раз-дельные линии управления чтением и записью (фактически две та-кие линии используются для доступа к памяти, а две дополнитель-ных линии - для осуществления ввода- вывода). В этом случае центральный процессор посылает данные на периферийные уст-ройства, подключенные к шине. ЦП устанавливает стробирующий сигнал по линии ввода - вывода. Этот импульс показывает, что предшествующий адрес на линии адреса правильный, а периферия может начать чтение с шины данных. Кроме перечисленных выше сигналов имеются также и другие сигналы управления, присутст-вующие на реальной системной шине.
Существует множество системных шин, в том числе и ло-кальных, для PC и других типов компьютеров. Наиболее извест-ными являются S-100, S-100 / IEEE696, ISA, EISA, Nubus, Mul-tibus-II, MCA, Sbus, Mbus, SCSI, VL-Bus, Futurebus+, VME, PCI.
Шина S-100 была создана для 8-разрядных микропроцес-соров и различных промышленных приложений. Типичные ее ха-рактеристики были такие:
- размеры: 134 мм x 254 мм, 100 выводов
- разъем: 50 выводов на каждой стороне платы
- нерегулируемое напряжение питания: +8В, +16В.
Шина S-100 нашла широкое применение в периферий-ных платах, она входила в состав плат памяти, устройств последо-вательного и параллельного интерфейсов, плат контроллеров гиб-ких магнитных дисков, видео-плат, плат музыкальных синтезато-ров и т.д. S-100 обеспечивала 16 линий данных, 16 линий адреса (при этом максимальное адресное пространство составляло 64Кбайт), 3 линии питания, 8 линий для прерываний и 39 управ-ляющих линий. Эта шина использовалась для микропроцессоров Intel 8080, Zilog Z-80 и Motorola 6500 и 6800. Некоторые фирмы создали на базе S-100 свои стандарты подобной шины.
Одним из таких примеров может служить стандарт шины S-100/IEEE696, которой разрабатывался в 1983 году. Полученная шина имела следующие характеристики:
- дополнительные 8 разрядов адреса позволили адресовать до 16 Мбайтов памяти (таким образом, всего получилось 24 линии адреса).
-поддержка 16 - разрядных микропроцессоров путем добав-ления еще двух сигналов sixteen request (SXTRO, 58 линия) и sixteen acknowledge (SIXTN, 60 линия).
-линия 12 была зарезервирована для сигнала немаскируемого прерывания (NMI).
Полная спецификация этой шины включает до 100 сигналов. Рабочая частота при этом достигает 10 МГц. Шина S-100 и ее мо-дификации нашли применение при разработках небольших про-мышленных приложений. Основными достоинствами этой шины являются низкая цена и поддержка шины большим числом про-мышленных разработчиков.
У компьютеров IBM PC AT и IBM PC XT системная шина была предназначена для одновременной передачи только 8 разря-дов данных, так как используемый в компьютерах микропроцессор i8088 имел 8 линий данных. Кроме этого, системная шина включа-ла 20 адресных линий, которые ограничивали адресное простран-ство пределом в 1 Мбайт.
Для работы с внешними устройствами в этой шине были предусмотрены также 4 линии аппаратных прерываний и 4 линии для требования внешними устройствами прямого доступа в память (DМА - Direct Memory Access). Для подключения плат расширения использовались специальные 62-контактные разъемы. Заметим, что системная шина и микропроцессор синхронизировались от од-ного тактового генератора с частотой 4,77 МГц. Таким образом, теоретически скорость передачи данных могла достигать более 4.5 Мбайт/с.
Шина ISA. В компьютерах PC AT, использующих микро-процессор i80286, впервые стала применяться новая системная шина ISA (Industry Standard Аrchitecture), полностью реализующая возможности упомянутого микропроцессора. Количество адрес-ных линий было увеличено на четыре, а данных - на восемь. Таким образом, можно было передавать параллельно уже 16 разрядов данных, а благодаря 24 адресным линиям напрямую обращаться к 16 Мбайтам системной памяти. Количество линий аппаратных прерываний в этой шине было увеличено с 7 до 15, а каналов DMA - с 4 до 7.
Надо отметить, что новая системная шина ISA полностью включала в себя возможности старой 8-разрядной шины, то есть все устройства, используемые в PC XT, могли без проблем приме-няться и в PC AT 286. Системные платы с шиной ISA позволили выполнять синхронизацию работы самой шины и микропроцессо-ра разными тактовыми частота ми, за счет чего устройства, выпол-ненные на платах расширения, могли работать медленнее, чем ба-зовый микропроцессор. Это стало особенно актуальным, когда тактовая частота процессоров превысила 10-12 МГц. Теперь сис-темная шина ISA работает асинхронно на частоте 8 МГц; таким образом, теоретически максимальная скорость передачи может достигать 16 Мбайт/с.
Шина ISA имеет следующие параметры:
а) для IBM PC XT:
- 20 адресных линий (A0 - A19),
- 8 линий данных (двунаправленных),
- максимальная пропускная способность 1.2 Мбайт/сек,
- 6 линий запроса прерывания (IRQ2 - IRQ7),
- 3 линии DMA,
- рабочая частота шины 4.77 МГц.
б) для IBM PC AT:
- 16 линий данных,
- максимально адресуемая память - до 16 Мбайт (224),
- добавлены дополнительные 5 линий IRQ (тактируемые по фронту),
- частичная поддержка множества мастеров шины путем введения дополнительных сигналов,
- пропускная способность 5.3 Мбайт/сек,
- рабочая частота шины 8 МГц.
С появлением новых микропроцессоров, таких как i80386 и i486, стало очевидно, что одним из вполне преодолимых препятст-вий на пути повышения производительности компьютеров с этими микропроцессорами является системная шина типа ISA. Дело в том, что возможности этой шины для построения высокопроизво-дительных систем следующего поколения были практически ис-черпаны.
Шина EISA обеспечивает больший возможный объем адре-суемой памяти, 32-разрядную передачу данных, в том числе и в режиме DMA, улучшенную систему прерываний и арбитраж DMA, автоматическую конфигурацию системы и плат расшире-ния.
Шина EISA (Extended Industry Slandard Architecture) первона-чально была ориентирована на вполне конкретную область приме-нения - на компьютеры, оснащенные высокоскоростными подсис-темами внешней памяти на жестких магнитных дисках с буферной кэш-памятью. Такие компьютеры до сих пор используются в ос-новном в качестве мощных файл-серверов или рабочих станций.
В EISA-разъем на системной плате компьютера, помимо, ра-зумеется, специальных EISA-плат, может вставляться либо 8-, ли-бо 16-разрядная плата расширения, предназначенная для обыкно-венной PC AT с шиной ISA. Это обеспечивается поистине гени-альным, но простым конструктивным решением. EISA-разъемы имеют два ряда контактов, один из которых (верхний) использует сигналы шины ISA, а второй (нижний) - соответственно EISA.
Контакты в соединителях EISA расположены так, что рядом с каждым сигнальным контактом находится контакт "земля". Бла-годаря этому сводится к минимуму вероятность генерации элек-тромагнитных помех, а также уменьшается восприимчивость к таким помехам. Шина EISA позволяет адресовать 4-Гбайтное ад-ресное пространство, доступное микропроцессорам i80386/486.
Однако доступ к этому пространству могут иметь не только центральный процессор, но и платы управляющих устройств типа bus master - главного абонента (то есть устройства, способные управлять передачей данных по шине), а также устройства, орга-низующие режим DMA.
Стандарт EISA поддерживает многопроцессорную архитек-туру для "интеллектуальных" устройств (плат), оснащенных соб-ственными микропроцессорами. Поэтому данные, например, от контроллеров жестких дисков, графических контроллеров и кон-троллеров сети могут обрабатываться независимо, не загружая при этом основной процессор. Теоретически максимальная скорость передачи по шине в так называемом пакетном режиме (burst mode) может достигать 33 Мбайт/с, В обычном (стандартном) режиме скорость передачи по шине EISA не превосходит, разумеется, из-вестных значений для ISA.
На шине EISA предусматривается метод централизованного управления, организованный через специальное устройство - сис-темный арбитр. Таким образом поддерживается использование ве-дущих устройств на шине, однако предусматривается также пре-доставление шины запрашивающим устройствам по циклическому принципу.
Как и для шины ISA, в системе EISA имеется 7 каналов DMA. Выполнение DMA-функций полностью совместимо с ана-логичными операциями на ISA- шине, хотя они могут происходить и несколько быстрее. Контроллеры DMA имеют возможность под-держивать 8-, 16- и 32-разрядные режимы передачи данных. В об-щем случае возможно выполнение одного из четырех циклов об-мена между устройством DMA и памятью системы. Это - ISA - сoвмecтимые циклы, использующие для передачи данных 8 тактов шины; циклы типа A, исполняемые за 6 тактов шины; цикпы типа B, исполняемые за 4 такта шины, и циклы типа C (или burst), в ко-торых передача данных происходит за один такт шины. Типы цик-лов А, В и С поддерживаются 8-, 16- и 32-разрядными устройства-ми, причем возможно автоматическое изменение размера (шири-ны) данных при передаче в не соответствующую размеру память.
Большинство ISA-совместимых устройств, использующих DMA, могут работать почти в 2 раза быстрее, если они будут за-программированы на применение циклов А или В, а не стандарт-ных (и сравнительно медленных) ISA-циклов. Такая производи-тельность достигается только путем улучшения арбитража шины, а не в ущерб совместимости с ISA.
Приоритеты DMA в системе могут быть либо "вращающи-мися" (переменными), либо жестко установленными. Линии пре-рывания шины ISA, по которым запросы прерывания передаются в виде перепадов уровней напряжения (фронтов сигналов), сильно подвержены импульсным помехам. Поэтому в дополнение к при-вычным сигналам прерываний на шине ISA, активным только по своему фронту, в системе EISA предусмотрены также сигналы прерываний, активные по уровню. Причем для каждого прерыва-ния выбор той или иной схемы активности может быть запро-граммирован заранее. Собственно прерывания, активные по фрон-ту, сохранены в EISA только для совместимости со "старыми" адаптерами ISA, обслуживание запросов на прерывание которых производит схема, чувствительная к фронту сигнала.
Понятно, что прерывания, активные по уровню, менее под-вержены шумам и помехам, нежели обычные. К тому же (теорети-чески) по одной и той же физической линии можно передавать бесконечно большое число уровней прерывания. Таким образом, одна линия прерывания может использоваться для нескольких за-просов.
Для компьютеров с шиной EISA предусмотрено автоматиче-ское конфигурирование системы. Каждый изготовитель плат рас-ширения для компьютеров с шиной EISA поставляет вместе с эти-ми платами и специальные файлы конфигурации. Информация из этих файлов используется на этапе подготовки системы к работе, которая заключается в разделении ресурсов компьютера между отдельными платами.
Для "старых" плат адаптеров пользователь должен сам по-добрать правильное положение DIP-переключателей и перемычек, однако сервисная программа на EISA-компьютерах позволяет ото-бражать установленные положения соответствующих переключа-телей на экране монитора и дает некоторые рекомендации по правильной их установке. Помимо этого, в архитектуре EISA пре-дусматривается выделение определенных групп адресов ввода - вывода для конкретных слотов шины - каждому разъему расшире-ния отводится адресный диапазон 4Кбайта. Это также позволяет избежать конфликтов между отдельными платами EISA. Кроме то-го, шина по-прежнему тактируется частотой около 8 МГц, а ско-рость передачи увеличивается в основном благодаря увеличению разрядности шины данных. Отметим, что шина EISA имеет сле-дующие параметры:
- 32 - разрядный режим передачи
- максимальная пропускная способность - до 33 Мбайт/сек
- 32 - разрядная адресация памяти, что обеспечивает до 4 Гбайт адресуемого пространства памяти
- множество мастеров шин
- программируемые прерывания по уровню или по фронту синхросигнала
- автоматическая конфигурация плат
Шина Nubus обладает примерно теми же характеристиками, что и ISA.
Шина Multibus-II была разработана в 1985 г. как развитие широко применяемого в промышленной автоматике стандарта Multibus. Multibus-II является 32-разрядной шиной и может рабо-тать со скоростью управляющего процессора - вплоть до достиже-ния пропускной способности 80 Мбайт/с. В отличие от других рассматриваемых здесь шин, Multibus обладает возможностью вы-сокоскоростной передачи сообщений между различными управ-ляющими устройствами. При этом механизм передачи позволяет организовывать "интеллектуальное" взаимодействие между про-цессорами и контроллерами. Это особенно важно при создании многопроцессорных систем и построении сложных комплексов промышленной электроники.
Шина содержит пять магистралей (рис. 76), логическая орга-низация которых приспособлена для решения задач определенного класса:
i PSB - магистраль параллельная системная межмашин-ная;
i LBX - магистраль параллельная локального расши-рения;
i SSB - магистраль последовательная системная;
i SBX - магистраль параллельная расширения ввода - вы-вода;
MDMA - параллельная магистраль каналов прямого дос-тупа к памяти.

Рис. 76

Одновременное использование магистралей iPSB, iLBX, MDMA обеспечивает суммарную пропускную способность 96 Мбайт/с без учета скорости передачи по магистрали iSBX, пред-назначенной специально для организации ввода - вывода. Парал-лельные магистрали используют синхронное стробирование, по-вышающее помехоустойчивость. Магистрали iPSB и iLBX содер-жат контрольные разряды по четности, а магистраль iSSB исполь-зует 16 - разрядный код циклического избыточного кодирования.
Основная системная магистраль iPSB объединяет все модули системы и через нее осуществляется управление и контроль за ее работой. В ее состав входят 32 совмещенные линии адре-са/данных, пять линий параллельного арбитража, с помощью ко-торых осуществляется процедура приоритетов при прерываниях.
Шина MC (MicroChannel) появилась в 1987 г. в компьютерах PS/2. Достаточно быстрая (до 20 МГц, до 76 Мбайт/с) и широкая (32 бита), шина содержала рад удачных архитектурных решений и вполне могла бы бороться за лидерство среди системных шин. Она обладает следующими особенностями:
- 8/16/32 - разрядные линии передачи данных,
- прерывания по уровню сигнала (в отличие от ISA, где пре-рывания - по фронту синхросигнала),
- 24 или 32 адресных линии (адресация до 4 Гбайт памяти),
- автоматическая конфигурация плат (на основе информации в ROM этих плат),
- асинхронный протокол передачи данных.
Шина Sbus разработана в 1989 г. для работы с частотой до 25 МГц. Она предназначена для передачи 32-разрядных данных. Ее особенностью являются возможность автоматически трансли-ровать виртуальные адреса в физические, распознавать ошибки при передаче данных и инициировать повторы.
Шина Mbus создана в 1990 г. и предназначена для передачи 64-разрядных данных. Mbus допускает совместное использование с другими шинами, имеет портативные варианты исполнения и предусматривает возможности передачи сообщений.
Шина SCSI (Small Computer System Interface) регламентиро-ван стандартом IEC 9316, который унифицирует основные уровни для базовых типов периферийных устройств, главным образом на-копителей магнитных дисков, АЦПУ, а также возможности рас-ширения функций посредством специальных кодов и полей. В ин-терфейсе используется логическая адресация всех блоков данных и возможность считывания с устройств прямого доступа информа-ции о числе имеющихся блоков.
Максимальная скорость передачи данных составляет до 4 Мбайт/сек, длина кабеля до 6 м при использовании обычных приемопередатчиков и до 25 м дифференциальных приемопере-датчиков. Архитектура интерфейса предусматривает несколько видов организации взаимодействия эадатчиков (инициаторов) и исполнителей (приемников) с использованием необязательного распределенного арбитража. Время арбитража не превышает 10 мкс.
Дополнительные возможности такие: два варианта физиче-ской реализации, использование четности, синхронная передача данных и др. Команды разделены на обязательные, расширенные, необязательные и уникальные. Устройства выполняют все обяза-тельные команды для данного типа устройств команды, а также ряд других команд. Кроме того. в стандарте определены расши-ренные команды дли устройств прямого доступа, постоянные ко-манды для всех типов устройств, уникальные команды для жест-ких дисков, ленточных накопителей, принтеров, оптических дис-ков, процессоров, байты состояния всех типов устройств.
Максимальное число подключенных устройств - 8. Каждое устройство идентифицируется соответствующим разрядом, раз-мещаемым на линии данных. SCSI-2 является одной из "старых" периферийных шин, используемых, с доработками, и поныне. Спецификация SCSI разрабатывалась американским институтом национальных стандартов ANSI. Чуть позже она расширилась до SCSI-2 и SCSI-3.
Типичная SCSI обладает следующими характеристиками:
- 8 - разрядная параллельная шина ввода-вывода,
- каждый адаптер может поддерживать до 7 устройств,
-поддерживаются различные устройства (CD-ROM, лен-точные накопители, сканеры, магнитооптические устрой-ства и т. д.),
- пропускная способность 4 Мбайт/сек,
- поддержка синхронной и асинхронной схем передачи данных.
SCSI-2 расширяет возможности основного стандарта. Она имеет максимальную пропускную способность до 10 Мбайт/сек при 8 - разрядной шине и до 40 Мбайт/сек - при 32-разрядной ши-не. Существует несколько спецификаций приложений для SCSI:
- Narrow SCSI 8-разрядная версия SCSI,
- Wide SCSI 16- и 32-разрядные версии SCSI-2,
- Fast SCSI SCSI-2, которая поддерживает скорость переда-чи до 10 Мбайт/сек
Разработчики компьютеров, системные платы которых ос-новывались на микропроцессорах i80386/486, стали использовать раздельные шины для памяти и устройств ввода-вывода. Это по-зволило максимально задействовать возможности оперативной памяти, так как именно в этом случае память может работать с наивысшей для нее скоростью. Тем не менее при таком подходе вся система не может обеспечить достаточной производительно-сти, так как устройства, подключенные через разъемы расширения, не могут достичь скорости обмена, сравнимой с процессо-ром. В основном это касается работы с контроллерами накопите-лей и видеоадаптерами.
Для решения данной проблемы стали использовать так на-зываемые локальные (local или mezzanine) шины, которые непо-средственно связывают процессор с контроллерами периферийных устройств. Известны две стандартные локальные шины: VL-bus (или VLB), предложенная ассоциацией VESA (Video Electronics Standards Association), и PCI (Peripheral Component Interconnect), разработанная фирмой Intel. Обе эти шины, предназначенные, во-обще говоря, для одного и того же - для увеличения быстродейст-вия компьютера, позволяют таким периферийным устройствам, как видеоадаптеры и контроллеры накопителей, работать с такто-вой частотой 33 МГц и выше. Обе эти шины используют разъемы типа МСА.
Шина VL-Bus является расширением шины процессора 486. Выводы процессора подключаются непосредственно к контактам разъема шины. В некоторых платах адаптеров VL-Bus имеются буферы для хранения данных на время ожидания готовности пе-риферийного устройства. Таким образом, схемная реализация VL-bus оказывается более, дешевой и простой, чем, например, PCI. Спецификация VESA, в частности, предусматривает, что к шине, которая является локальной 32-разрядной шиной системного мик-ропроцессора, может подключаться до трех периферийных уст-ройств. В качестве таких устройств в настоящее время выступают контроллеры накопителей, видеоадаптеры и сетевые платы.
Конструктивно VL-bus выглядит как короткий соединитель типа МСА (112 контактов), установленный, например, рядом с разъемами расширения ISA или EISA. При этом 32 линии исполь-зуются для передачи данных и 30 - для передачи адреса. Макси-мальная скорость передачи по шине VL-bus теоретически может составлять около 130 Мбайт/с.
Заметим, что в настоящее время шина VL-bus представляет из себя сравнительно недорогое дополнение для компьютеров с шиной ISA, причем с обеспечением обратной совместимости. Появилась версия 2.0 шинной архитектуры VL-Bus, в которую введены такие новшества, как мультиплексированный 64 разрядный канал данных, буферизация сигналов для работы с быстродействующими системными платами и более высокая мак-симальная тактовая частота - 50 МГц. Количество разъемов рас-ширения увеличится до трех разъемов на 40 МГц и до двух на 50 МГц. Ожидаемая скорость передачи теоретически должна возрас-ти до 400 Мбайт/с.
Стандарт IEEE 896.1-1988, названный Futurebus+, претендует на роль шины завтрашнего дня для систем массового применения. Стандарт Futurebus+ был разработан ассоциацией VITA (VFEA International Trade Association) в 1988 г. специально для высоко-скоростных систем передачи информации. Требования к Futurebus+ были составлены таким образом, чтобы преодолеть все ограничения, присущие VME в телекоммуникационных системах. Ширина Futurebus+ - до 256 бит, максимальная скорость - 3,2 Гбайт/с, рабочая частота ограничивается лишь возможностями управляющего процессора.
Для сложных высокоскоростных шин, помимо упомянутых выше "мостов", применяются так называемые mezzanine-bus - бо-лее простые и "узкие" шины, сопрягаемые с основной без исполь-зования дополнительной управляющей электроники. Для Futurebus+ такими mezzanine-bus являются Sbus и PCI.
Шина PCI обладает несколькими преимуществами перед основной версией VL-Bus. В соответствии со спецификацией РСI к шине могут подключаться до 10 устройств. Это, однако, не озна-чает использования такого же числа разъемов расширения - огра-ничение относится к общему числу компонентов, в том числе рас-положенных и на системной плате. Поскольку каждая плата рас-ширения РСI может разделяться между двумя периферийными устройствами, то уменьшается общее число устанавливаемых разъемов.
Шина РСI может использовать 124-контактный разъем (32-разрядная) или 188-контактный разъем (64-разрядная передача данных), при этом теоретически возможная скорость обмена со-ставляет соответственно 132 и 264 Мбайт/с. На системных платах устанавливаются обычно не более трех разъемов.
Предполагается, что стандарт PCI лучше соответствует рас-тущим потребностям в скоростной обработке данных на настольных машинах, поскольку превосходит стандарт VL-Bus по сложности, гибкости и функциональной насыщенности. Windows принесла в мир ПК полноцветную графику. Процессор 486 выпол-няет пересылки данных по 32-разрядной шине, тактируемой час-тотой 33 МГц. Как только выдаваемый им мощный поток графи-ческих данных попадает на шину ISA, он упирается в "узкое гор-ло". Эта шина работает на частоте всего лишь 8 МГц, а ее разряд-ность равна 16. По мере того как в прикладных программах начи-нают все шире использоваться многоцветная графика, "живое" ви-део и рендеринг трехмерных изображений, разработчикам систем и периферийных устройств пришлось предусмотреть другой спо-соб связи с узлами машины, требующими наиболее интенсивного обмена данными.
Стандартная локальная шина обеспечивает единообразный способ подключения устройств к быстродействующей шине про-цессора и тем самым позволяет устранить "узкие места" во всех новых ПК. Шина РСI поддерживает 32-разрядный канал передачи данных между процессором и периферийными устройствами, ра-ботает на высокой тактовой частоте (33 МГц) и имеет максималь-ную пропускную способность 120 Мбайт/с. Кроме того, шина PCI в некоторой степени обеспечивает обратную совместимость с су-ществующими периферийными устройствами, рассчитанными на шину ISA.
В стандарте PCI предусмотрены контроллер и акселератор, образующие локальную шину, не связанную с шиной процессора. В ней используется несколько способов повышения пропускной способности. Один из ниx - блочная передача последовательных данных. Если данные не являются последовательными, требуется дополнительное время на установку адреса каждого их элемента. Шина РСI создает между ЦП и периферийными устройствами не-который промежуточный уровень. В результате получается про-цессорно-независимая шина, как ее называет Intel. Ее легко под-ключить к самым различным процессорам, в их числе Pentium (Intel), Alpha (DEC), MIPS R4400 и PowerPC (Motorola, Apple и IBM).
Для производителей систем это означает снижение затрат на разработку, так как с процессорами разного типа можно использовать одни и те же элементы и устройства. Стандарт РС1 предусматривает обширный список дополнительных функций. К ним относится автоматическая конфигурация периферийных уст-ройств, позволяющая пользователю устанавливать новые устрой-ства без особых проблем.
РСI поддерживает целый спектр периферийных устройств и обладает средствами управления передачей данных (что освобож-дает процессор от рутинной возни с трафиком). Нет нужды гово-рить, что все обмены по шине буферизованы. PCI легко совмести-ма с большинством известных шин. Разработаны и реализованы в виде стандартных микросхем многочисленные "мосты"; PCI/ISA, PCI/EISA, РРС/РСI и другие. Многие производители ПК практи-куют также слоты двойного назначения - например, PCI/ISA, по-зволяющие на одно и то же место устанавливать устройства ввода-вывода в различных стандартах.
Интерфейс МПИ с мультиплексированными линиями ад-реса и данных предназначен для обеспечения информационной и электрической совместимости устройств системы. Он реализуется на основе магистрали и логических узлов, входящих в каждое под-ключаемое к ней устройство. Устройства в совокупности состав-ляют единое адресное пространство магистрали.
В интерфейсе коды адреса и данных передаются по одной и той же группе сигнальных линий мультиплексированной шине обмена информацией) с разделением во времени. Принцип работы интерфейса при передаче данных — асинхронный, а при передаче адреса — синхронный.
В каждый момент времени на магистрали может выполнять-ся один из трех видов взаимодействий подключенных к ней уст-ройств: передача управления магистралью, адресный обмен (оди-ночный или блочный), прерывание.
Передача управления магистралью осуществляется в соот-ветствии со схемой приоритета. Приоритет устройства определя-ется его положением на линии «разрешение на захват магистрали» (РЗМ) относительно других устройств. Приоритет устройства убывает по мере удаления устройства от микропроцессора, управ-ляющего захватом магистрали, в направлении распространения сигнала РЗМ. При процедуре передачи управления магистралью активное устройство, готовое к выполнению функции ведуще-го, асинхронно выставляет запрос на захват магистрали. МП выда-ет разрешение на захват магистрали после завершения текущего цикла обмена информацией или другого взаимодействия.
Адресный обмен строится по принципу ведущий ? ведомый. В любой момент времени на магистрали взаимодействуют только одно ведущее и одно ведомое устройство. Ведущее устройство инициирует обмен информацией и задает его режим. При этом ин-терфейс может обеспечить режимы одиночного (обязательного) и блочного (необязательного) обменов данными.
Прерывание выполняемой программы МП осуществляет по запросам ВУ. При обработке запроса на прерывание процессор за-поминает состояние прерванной программы и продолжает ее после завершения прерывающей программы. Контроллер ВУ, запросив-шего прерывание, по разрешению процессора выдает вектор пре-рывания, определяющий вход в процедуру обработки программы данного прерывания. Разрешение на выдачу вектора прерывания МП выдает в соответствии с многоуровневой системой приорите-тов.
В зависимости от формата адреса процессора и диспетчера памяти пространство магистрали может составлять 64, 128, 256, 512, 1024, 2048, 4996, 8192 или 16 384 Кбайт. Во всех случаях 8 Кбайт адресного пространства магистрали используются для адре-сации ВУ, остальной для ячеек внутренних запоминающих уст-ройств.
По магистрали информация передается в двоичном позици-онном коде. Длина слова данных составляет 8 или 16 бит, а фор-мат передаваемого адреса - 16 - 24 бит.
Интерфейс Unibus содержит магистраль из 56 сигнальных линий. Все устройства подсоединяются к этим линиям параллель-но. Пять симплексных сигнальных линий используются для управления шиной приоритета, остальные 51 линий являются ду-плексными; 18 адресных линий используются ведущим устройст-вом для выборки ведомого устройства, с которым предстоит уста-новить связь. Одна из линий адреса задает байт, к которому при операциях с байтами происходит обращение; 16 линий данных ис-пользуются для передачи информации между ведущим и ведомым
устройствами. Две линии управления задают одну из четырех возможных операций обмена (два режима ввода и два - вывода).
Все передачи по общей шине осуществляются по методу «запрос - ответ». Такая организация взаимодействия позволяет объединить на магистрали устройства различного быстродействия. Для взаимной синхронизации ведущего и ведомого устройств ис-пользуются две линии синхронизации. Для передачи управления магистралью ведущему устройству используется 11 линий при-оритета (линии запроса, разрешения и подтверждения выбора). Для осуществления ввода-вывода данных без участия программы предусмотрен режим прямого доступа к памяти.
Интерфейс И-41 является одним из вариантов интерфейса Multibus, объединяющего стандартизованные интерфейсы IEEE, VME - bus, AMS - bus и др., с сохранением состава линий и их функций.
Интерфейсы 2 уровня обеспечивают объединение внеш-них устройств и устройств связи с объектами (УСО), которые ис-пользуются в тех случаях, когда ВУ и УСО не имеют встроенного системного интерфейса и не могут подключаться непосредственно к системной магистрали. Наибольшее распространение здесь по-лучили интерфейс ИРПС для радиального подключения уст-ройств с последовательной передачей информации и интерфейс ИРПР для подключения устройств с параллельной передачей ин-формации. С их помощью подключаются практически все перифе-рийные устройства (дисплеи, принтеры, клавиатура, графопо-строители и т. д.), за исключением внешних запоминающих уст-ройств, предъявляющих более высокие требования к пропускной способности интерфейса.
В качестве интерфейса УСО могут быть использованы маги-страль КАМАК или специальные интерфейсные платы - контрол-леры, обеспечивающие подключение модулей УСО к системному интерфейсу. Сопряжение малого интерфейса с системной магист-ралью осуществляется при помощи контроллера К (рис. 3.18).
Интерфейсы 3 уровня предназначены для объединения датчиков и исполнительных устройств. Большое разнообразие датчиков и исполнительных устройств на сегодняшний день при-вело к разработке огромного числа этих интерфейсов. Интерфейсы 4 уровня представляют собой интерфейсы устройств передачи данных (УПД). К ним относятся интерфейсы телеграфных, теле-фонных, высокочастотных, оптоволоконных и других каналов для передачи данных на большие расстояния. Сюда же относятся ин-терфейсы распределенных систем управления общего и специаль-ного назначения (КАМАК МЭК - 640, МЭК - 625 - 1 последова-тельный, ИЛПС - 2 и др.) и интерфейсы локальных сетей общего назначения (Р - 802 и др.)
Интерфейсы 5 уровня включают внешние относительно микропроцессорной системы интерфейсы. Соединение внешнего интерфейса с системным осуществляется при помощи специально-го адаптера интерфейсов.
В большинстве из рассмотренных интерфейсов применяют три режима передачи данных (и соответственно три типа каналов связи): симплексный, полудуплексный и дуплексный.
Симплексный режим обеспечивает одностороннюю связь между передатчиком и приемником, территориально разнесенных между собой.
Полудуплексный режим обеспечивает двусторонний обмен данными между двумя точками, в каждой из которых имеется пе-редатчик и приемник, но одновременная передача в двух направ-лениях невозможна. Для изменения направления передачи требу-ется некоторое время переключения (коммутации).
При передаче больших объемов информации применяются дуплексный режим, обеспечивающий одновременную передачу информации в обоих направлениях.
Обмен информацией в интерфейсах может производиться с использованием синхронного (обмен со стробированием) и асин-хронного (обмен с квитированием) принципов обмена. В первом случае устройство - источник (контроллер) определяет темп выда-чи и приема информации и синхронизирует все процессы, связан-ные с трансляцией данных. Обычно синхронизируется прохожде-ние в линии каждого бита, группы битов (символа) и сообщения.
Асинхронный принцип передачи в интерфейсах, как правило, ocнован на режиме запроса - ответа. В этом случае устройство - источник по одной из линии интерфейса вырабатывает сигнал о выдаче данных на ШД и направляет его в устройство - приемник.
Приемник фиксирует поступление сигнала готовности источ-ника, принимает данные и извещает об этом источник сигналом, появляющимся на другой линии (строб готовности приемника). Источник, восприняв ответ, снимает передаваемые данные. Таким образом, интервал времени, в течение которого источник выводит данные на шину интерфейса, является переменным и зависит от характеристик как самого источника, так и приемника сигналов, а также характеристик линий связи.
Хотя при синхронной передаче данных по сравнению с асин-хронной более эффективно используется канал связи и достигается лучшая помехозащищенность передаваемых данных, в интерфей-сах автоматизированных систем научных исследований применя-ют, как правило, асинхронный способ передачи. Это обусловлено возможностью передавать в асинхронном режиме данные со ско-ростью, соответствующей быстродействию того устройства, с ко-торым в данный момент времени происходит обмен информацией (автоматическая подстройка скорости передачи данных).
Интерфейс AGP предназначен для вывода информации на внешние устройства, в том числе отображения данных. Она со-держит шину и устройство передачи информации (видеоускори-тель), образующие интерфейсную схему. В настоящее время наи-большее применение получил интерфейс AGP
В начале 1997 г. фирмой Intel был разработан новый стан-дарт для вывода графики, получивший название AGP (Accelerated Grafics Port). Здесь видеопамять располагается не на графическом адаптере, а в ОЗУ компьютера. В процессе обработки информации процессор автоматически выделяет необходимый объем памяти для вывода графики. Физически это будет реализовано в виде до-бавки для шины PCI и полностью прозрачно для нее.
AGP работает на частоте основной памяти (66 МГц) и в обычном режиме (x1), при котором данные передаются только по переднему фронту тактового сигнала, дает возможность достичь пиковой пропускной способности 266 Мбайт/с, а в режиме (x2), при котором данные передаются и по переднему, и по заднему фронту тактового сигнала, при этом пропускная способность дос-тигает значения в 532 Мбайт/с.
AGP работает в двух режимах. Первый из них основан на традиционной модели DMA, а второй - на новой модели DIME. В зависимости от выбранного режима данные по-разному распреде-ляются между основной и локальной памятью, что, в свою оче-редь, влияет на качество отображаемой картинки и частоту смены кадров.
В режиме DMA для графики используется только локальная память видеоускорителя, а данные, расположенные вне ее, предва-рительно загружаются в локальную память и лишь затем обраба-тываются видеопроцессором. При этом AGP выполняет роль бы-строй шины.
В режиме DIME для построения изображения видеоускори-тель использует локальную и системную память. При этом любая структура данных может располагаться как в локальной, так и в системной памяти. Данные не копируются предварительно из сис-темной памяти в локальную, а интерпретируются «на месте».
Необходимо отметить одну важную особенностью AGP, ко-торая состоит в том, что память под текстуры выделяется опера-ционной системой по требованию исполняемой программы и оста-ется доступной для него. Поскольку текстура может занимать бо-лее одной страницы оперативной памяти (более 4 Кбайт), то в спе-цификацию AGP включена таблица переадресации графики, со-держимое которой должно быть согласовано с таблицами переад-ресации операционной системы. Таким образом, поддержка AGP не может ограничиваться драйвером производителя, здесь требу-ется поддержка на уровне операционной системы. Такая поддерж-ка реализована, например, в версии Windows 98.
Преимуществом при использовании AGP является следую-щее:
- интерфейс реализован по принципу «соединение точка-точка», при котором отсутствуют проблемы с арбитражем шин,
- в интерфейсе предусмотрены раздельные шины для пере-дачи команд и данных, повышающие пропускную способность ин-терфейса,
- применение конвейеризации и технологии отложенного выполнения команд, позволяющие вплотную приблизиться к тео-ретическому скоростному пределу интерфейса.
Принимая во внимание перечисленные преимущества ин-терфейса AGP разработано большое количество видеоускорите-лей, совместимых со спецификацией AGP, среди которых можно отметить Asus 3DexPlorer 3000, ATI Xpert@Work, Diamond Vi-per330, Matrox Millenium II, STB Velocity 128 и др.
В заключение необходимо отметить, что единого подхода по оценке быстродействия пока нет. Связано это с тем, что, во-первых, разные видеоускорители на аппаратном уровне реализуют очень разные наборы функций, а, во-вторых, различные видеопро-граммы используют существенно разные функции. Большое раз-нообразие функций является единственной главной причиной, не позволяющей однозначно определить быстродействие. Однако проведенные приближенные оценки показывают, что для боль-шинства программ трехмерной графики быстродействие микро-процессорных систем вывода видеоинформации с использованием видеоускорителей, использующих шину PCI, и систем с использо-вание интерфейса AGP приблизительно одинаково.